晕升每分钟?200标准_升每分钟，偏置功率大于或等于100瓦，刻蚀腔室的压力为2毫托?200毫托，刻蚀时间为5秒?60秒。
[0084]在刻蚀所述覆盖基底300并暴露出待处理基底400第一表面401的切割道区412之后，通过所述待处理基底400切割道区412内的若干测试键对待处理基底400的器件区411性能进行测试。
[0085]在经过所述测试，并且所形成的芯片电路性能符合设计要求之后，还能够对所述待处理基底400进行单片切割，自所述切割道区412将若干器件区411切割为独立芯片。
[0086]为了验证本实施例的晶圆处理方法能够防止待处理基底400第一表面401受到的损伤减少，在完成前序清洗工艺之后，对所述待处理基底400第一表面401的缺陷进行了检测。请参考图14，图14是不同工艺对待处理基底器件区造成损伤的分布示意图。其中，图(a)是在不对待处理基底400进行修边的情况下，不在清洗工艺之后进行甩干，并在清洗工艺之后，对待处理基底400第一表面401进行缺陷监测的检测结果示意图，图中的黑点即为待处理基底400第一表面401的缺陷位置分布点。图(b)是在不对待处理基底400进行修边的情况下，在清洗工艺之后进行甩干，并在清洗工艺之后，对待处理基底400第一表面401进行缺陷监测的检测结果示意图，由图(b)可知，待处理基底400第一表面401的缺陷数量相对于图(a)减少。图(c)是在对待处理基底400进行修边的情况下，对覆盖基底300第二表面302进行清洗工艺，并在清洗工艺之后，对待处理基底400第一表面401进行缺陷监测的检测结果示意图，由图(c)可知，待处理基底400第一表面401的缺陷数量相对于图(a)和图(b)均有减少。由此可见，采用本实施例的晶圆处理方法，能够降低待处理基底400第一表面401已形成的器件层422 (如图7所示)、以及切割沟槽421内的测试键的腐蚀损伤。
[0087]本实施例中，所述待处理基底的第一表面具有若干器件区、以及位于器件区之间的切割道区，在将所述覆盖基底的第一表面与所述待处理基底的第一表面相键合后，所述待处理基底的切割道区能够与所述覆盖基底的第一表面形成空腔。由于后续需要刻蚀所述覆盖基底以暴露出所述切割道区，因此需要先对所述覆盖基底的第二表面进行减薄，以减少刻蚀覆盖基底的厚度，而在减薄工艺之后，还需要对所述覆盖基底的第二表面进行清洗，以去除杂质。为了避免所述清洗工艺的清洗液进入切割道区与覆盖基底第一表面所形成空腔内，需要在进行减薄工艺之前，对所述待处理基底进行修边工艺，使待处理基底的半径小于覆盖基底的半径。在后续对覆盖基底的第二表面进行清洗时，由于覆盖基底的半径较大，所述覆盖基底的边缘突出于所述待处理基底的边缘，则所述覆盖基底的边缘能够阻挡清洗工艺的清洗液流入切割道区和覆盖基底之间的空腔内，以此避免所述待处理基底的器件区受到腐蚀。因此，在刻蚀覆盖基底并暴露出待处理基底的切割道区之后，对器件区的性能检测结果更为准确，检测结果不会因器件层受到清洗液腐蚀而发生偏差。
[0088]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种晶圆的处理方法，其特征在于，包括: 提供覆盖基底，所述覆盖基底具有第一表面以及与第一表面相对的第二表面； 提供待处理基底，所述待处理基底具有第一表面以及与第一表面相对的第二表面，所述待处理基底的第一表面具有若干器件区、以及位于器件区之间的切割道区； 将所述覆盖基底的第一表面与所述待处理基底的第一表面键合，所述待处理基底和覆盖基底的边缘重合，所述待处理基底的切割道区与所述覆盖基底的第一表面形成空腔； 对所述待处理基底进行修边工艺，使所述待处理基底的半径小于覆盖基底的半径； 对所述覆盖基底的第二表面进行减薄； 在对所述覆盖基底的第二表面进行减薄之后，对所述覆盖基底的第二表面进行清洗； 在对所述覆盖基底的第二表面进行清洗之后，刻蚀部分所述覆盖基底，直至暴露出待处理基底第一表面的切割道区。2.如权利要求1所述的晶圆的处理方法，其特征在于，所述待处理基底第一表面的器件区具有器件层，相邻器件层之间具有切割沟槽，所述切割沟槽位于切割道区内，所述器件层与所述覆盖基底的第一表面相键合，且所述切割沟槽与覆盖基底的第一表面形成空腔。3.如权利要求2所述的晶圆的处理方法，其特征在于，所述器件层包括:位于待处理基底第一表面器件区的器件结构；位于待处理基底第一表面的介质层，所述介质层覆盖所述器件结构；位于所述介质层内的电互连结构，所述电互连结构与所述器件结构、待处理基底电连接，且所述介质层暴露出所述电互连结构的顶部表面。4.如权利要求3所述的晶圆的处理方法，其特征在于，所述键合工艺包括:将所述待处理基底的第一表面压合于所述覆盖基底的第一表面；在压合所述待处理基底和覆盖基底之后，进行热处理工艺，使所述电互连结构的顶部表面熔接于所述覆盖基底的第一表面。5.如权利要求4所述的晶圆的处理方法，其特征在于，所述覆盖基底的第一表面具有若干导电层，所述导电层的位置与所述电互连结构的顶部表面相互对应，所述导电层与所述电互连结构的顶部表面相互熔接。6.如权利要求4所述的晶圆的处理方法，其特征在于，所述覆盖基底的第一表面具有绝缘层，所述绝缘层与待处理基底第一表面的介质层相互熔接。7.如权利要求1所述的晶圆的处理方法，其特征在于，所述清洗工艺为湿法清洗工艺，清洗液包括去尚子水。8.如权利要求7所述的晶圆的处理方法，其特征在于，所述清洗液以朝向所述覆盖基底第二表面的方向进行喷淋，所述清洗液的喷淋方向垂直于所述覆盖基底的第二表面、或者相对于覆盖基底第二表面具有倾斜角度。9.如权利要求1所述的晶圆的处理方法，其特征在于，还包括:在所述清洗工艺之后，刻蚀所述覆盖基底之前，对所述待处理基底和覆盖基底进行甩干工艺。10.如权利要求1所述的晶圆的处理方法，其特征在于，所述修边工艺使所述待处理基底的半径减小3毫米?5毫米。11.如权利要求1所述的晶圆的处理方法，其特征在于，所述修边工艺采用刀具自待处理基底的边缘向中心进给，使所述待处理基底的半径减小。12.如权利要求11所述的晶圆的处理方法，其特征在于，所述刀具的转速为2000转/分钟?3000转/分钟,所述刀具的进给速度为5微米/秒?10微米/秒,所述进给的深度为400微米?750微米。13.如权利要求1所述的晶圆的处理方法，其特征在于，在对所述覆盖基底的第二表面进行减薄之后，所述覆盖基底的厚度为3微米?400微米。14.如权利要求1所述的晶圆的处理方法，其特征在于，刻蚀所述覆盖基底的工艺包括:在所述覆盖基底表面形成掩膜层，所述掩膜层暴露出与待处理基底切割道区位置对应的部分覆盖基底第二表面；以所述掩膜层为掩膜，刻蚀所述覆盖基底，直至暴露出待处理基底切割道区为止。15.如权利要求1所述的晶圆的处理方法，其特征在于，所述待处理基底第一表面的切割道区内具有若干测试键。16.如权利要求15所述的晶圆的处理方法，其特征在于，还包括:在刻蚀所述覆盖基底并暴露出待处理基底第一表面的切割道区之后，通过所述待处理基底切割道区内的若干测试键对待处理基底的器件区性能进行测试。17.如权利要求1所述的晶圆的处理方法，其特征在于，在修边工艺之后，对所述覆盖基底的第二表面进行减薄之前，采用贴膜工艺在待处理基底的第二表面粘附保护膜；在减薄工艺之后，去除所述保护膜。
【专利摘要】一种晶圆的处理方法，包括：提供覆盖基底和待处理基底，待处理基底的第一表面具有若干器件区、以及位于器件区之间的切割道区；将覆盖基底的第一表面与待处理基底的第一表面键合，待处理基底和覆盖基底的边缘重合，待处理基底的切割道区与覆盖基底的第一表面形成空腔；对待处理基底进行修边工艺，使待处理基底的半径小于覆盖基底的半径；对覆盖基底的第二表面进行减薄；之后，对覆盖基底的第二表面进行清洗；之后，刻蚀部分覆盖基底，直至暴露出待处理基底第一表面的切割道区。待处理晶圆受到的损伤较少，对待处理晶圆进行检测的结果更准确。
【IPC分类】H01L21/02
【公开号】CN105206506
【申请号】CN201410308855
【发明人】郑超, 王伟, 马军德
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年12月30日
【申请日】2014年6月30日
【公告号】US20150380327