4形成PMOS与NMOS的源漏区窗口 ；
51093、如图2s所示，利用CVD的方法，在400~450°C淀积厚度为4~6nm的金属Ni层218 ;在225~300°C下进行欧姆退火25~40秒；
51094、刻蚀掉多余的SiN阻挡层；
51095、如图2t所示，利用CVD的方法在750~850°C下，表面淀积一层20nmSiN 219 ；
51096、如图2u所示，利用刻蚀工艺，刻蚀掉部分SiN214形成PMOS的栅极区，并利用CVD的方法，淀积金属Al 220，制备形成PMOS的栅极；
51055、如图2v所示，利用刻蚀工艺，刻蚀掉表面多余的SiN阻挡层，并利用CVD的方法，在750~850°C，在表面淀积一层20nm SiN 221 ；
51056、如图2w所示，利用刻蚀工艺刻蚀掉指定区域的SiN形成NMOS的栅极区；利用CVD的方法，淀积合金Cr/Au 222，制备增强型NMOS栅极，采用增强型NMOS的好处在于:采用多子传输的方式从而避免了对NMOS沟道进行P型掺杂，因为P型掺杂所需的硼(B)掺杂有着严重的杂质激活率低的问题，严重影响了沟道载流子迀移率；
S109、制备CMOS集成电路；
S1091、如图2x所示，利用刻蚀工艺，刻蚀掉表面多余的SiN阻挡层，利用CVD的方法，在750~850°C，在表面淀积一层SiN 223 ；
51082、在PMOS和NMOS的栅，源和漏区上光刻引线孔；
51083、金属化处理；
51084、光刻引线，形成漏极金属引线，源极金属引线和栅极金属引线，最终形成，构成沟道长度为20nm的应变Ge沟道PMOS与应变Si沟道NMOS组成的异质沟道槽型栅CMOS集成器件。
[0038]本发明实施例异质沟道槽型栅CMOS集成器件的制备方法，通过在SOI衬底上采用增强型应变锗(Ge)NMOS器件形成CMOS集成器件，即通过在SOI衬底上生长一 N型应变锗(Ge)层形成CMOS集成器件中NMOS器件的有源区，并采用高功函数材料作为栅极，实现了高性能的应变锗(Ge)CMOS器件。
[0039]实施例三
请参见图3，图3为本发明实施例的一种异质沟道槽型栅CMOS集成器件的器件结构示意图，该异质沟道槽型栅CMOS集成器件包括应变Si NMOS和应变Ge PM0S，且应变Si NMOS从下而上依次包括:S0I衬底、浓缩SiGe层、N型应变Ge层、位于同一层的源漏接触层和栅氧化层以及在栅氧化层上的NMOS栅极，其中，NMOS器件的栅极为如图3所示的双倒梯形凹槽栅极，其工艺由上述实施例中的工艺方法制备形成。应变Ge PMOS从下而上依次包括:SOI衬底、浓缩SiGe层、N型应变Ge层、N型应变Si层，位于同一层的源漏接触层和栅氧化层以及在栅氧化层上的PMOS栅极，另外，该异质沟道槽型栅CMOS还包括在分离的NMOS和PMOS之间形成互连的引线和钝化层等(图中未示出)，当然，还包括位于NMOS和PMOS之间的隔离区，该隔离区由浅槽隔离工艺(shallow trench isolat1n,简称STI)技术实现。
[0040]综上所述，本文中应用了具体个例对本发明异质沟道槽型栅CMOS集成器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
【主权项】
1.一种异质沟道槽型栅CMOS集成器件的制备方法，其特征在于，包括步骤: (a)选取SOI衬底; (b)在所述SOI衬底上形成SiGe层； (c)在所述SiGe层表面连续生长N型应变Ge层和N型应变Si层； (d)在所述N型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区； (e)刻蚀所述NMOS有源区表面的所述N型应变Si层，并向所述NMOS有源区内注入N型离子以形成增强型NMOS有源区； (f)在所述增强型NMOS有源区指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽； (g)在所述增强型NMOS有源区和所述PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀所述PMOS有源区表面部分区域的所述氧化层，形成PMOS栅介质层； (h)采用离子注入工艺向所述PMOS有源区表面注入P型离子形成PMOS源漏区； (i)在所述PMOS的栅介质层表面生长栅极材料形成PMOS栅极； U)在所述增强型NMOS栅极区生长栅极材料以形成增强型NMOS栅极；以及(k)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成所述异质沟道槽型栅CMOS集成器件。2.如权利要求1所述的制备方法，其特征在于，步骤(b)包括: (bl)在所述SOI衬底上形成SiGe外延层； (b2)在所述SiGe外延层上形成本征Si层； (b3)对所述SOI衬底、所述SiGe外延层和所述本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成所述SiGe层。3.如权利要求1所述的制备方法，其特征在于，步骤(d)包括: (dl)利用光刻工艺在所述N型应变Si层表面形成隔离区图形； (d2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成隔离槽； (d3)利用化学气相沉积工艺，采用氧化物填充所述隔离槽，形成所述隔离沟槽。4.如权利要求1所述的制备方法，其特征在于，步骤(e)包括: (el)在所述NMOS有源区和所述PMOS有源区表面形成第一阻挡层； (e2)利用刻蚀工艺刻蚀所述NMOS有源区表面的所述第一阻挡层和所述N型应变Si层； (e3)采用离子注入工艺在所述NMOS有源区的N型应该SiGe表面注入N型离子形成所述增强型NMOS有源区； (e4)去除所述第一阻挡层。5.如权利要求1所述的制备方法，其特征在于，步骤(f)包括: (fl)在所述增强型NMOS有源区和所述PMOS有源区表面形成第二阻挡层； (f2)光刻形成增强型NMOS有源区指定的栅极区图形，利用离子束刻蚀工艺，偏置条件为400~700V，固定束流为50mA，对所述增强型NMOS栅极区进行刻蚀，以形成所述双倒梯形凹槽； (f3)去除所述第二阻挡层。6.如权利要求1所述的制备方法，其特征在于，步骤(g)，包括: (gl)在所述增强型NMOS有源区和所述PMOS有源区表面生长金属氧化物，作为所述增强型NMOS和所述PMOS的栅介质材料； (g2)在所述金属氧化物表面形成第三阻挡层； (g3)利用干法刻蚀工艺刻蚀掉所述PMOS有源区表面指定区域的所述第三阻挡层和所述金属氧化物，在所述PMOS有源区表面保留的所述金属氧化物形成所述PMOS栅介质层。7.如权利要求6所述的制备方法，其特征在于，在步骤(g)之后，还包括: (xl)采用干法刻蚀工艺刻蚀掉所述增强型NMOS有源区表面异于所述增强型NMOS有源区指定的栅极区的所述第三阻挡层； (x2)在所述PMOS源漏区及在所述增强型NMOS有源区且异于所述增强型NMOS有源区指定的栅极区处生长金属接触层； (x3)去除表面所述第三阻挡层。8.如权利要求1所述的制备方法，其特征在于，步骤(i)包括: (il)在所述PMOS有源区和所述增强型NMOS有源区表面形成第四阻挡层； (?2)利用干法刻蚀工艺刻蚀所述PMOS栅介质层表面的所述第四阻挡层； (?3)在所述耗尽型PMOS栅介质层表面生长金属形成所述PMOS栅极； (i4)去除表面所述第四阻挡层。9.如权利要求1所述的制备方法，其特征在于，步骤(j)包括: U I)在所述PMOS有源区和所述增强型NMOS有源区表面形成第五阻挡层； (J2)利用干法刻蚀工艺刻蚀所述增强型NMOS有源区指定的栅极区的所述第五阻挡层； (j3)在所述增强型NMOS指定的栅极区生长金属形成所述增强型NMOS栅极； (J4)去除表面所述第五阻挡层。10.一种异质沟道槽型栅CMOS集成器件，其特征在于，由如权利要求1-9中任一项所述的方法制得。
【专利摘要】本发明涉及一种异质沟道槽型栅CMOS集成器件及其制备方法，该制备方法包括:选取SOI衬底；形成SiGe层；连续生长N型应变Ge层和N型应变Si层；采用刻蚀工艺形成隔离沟槽，形成NMOS有源区和PMOS有源区；刻蚀NMOS有源区表面的N型应变Si层，并注入N型离子以形成增强型NMOS有源区；在指定的栅极区表面采用刻蚀工艺形成双倒梯形凹槽；在表面生长氧化层，刻蚀部分区域的氧化层形成PMOS栅介质层；向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在所述NMOS栅极区生长栅极材料形成NMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异质沟道槽型栅CMOS集成器件。
【IPC分类】H01L21/84, H01L27/12
【公开号】CN105206584
【申请号】CN201510540631
【发明人】刘翔宇, 胡辉勇, 张鹤鸣, 宋建军, 舒斌, 宣荣喜
【申请人】西安电子科技大学
【公开日】2015年12月30日
【申请日】2015年8月28日