分布，浮结结构可以增加漂移区掺杂浓度来降低通态比电阻而保持耐压不变，器件品质因数增加明显。
[0050]由浮结结构工作原理可知，优化后的器件要求耗尽区由肖特基接触扩展到浮结时肖特基接触处电场强度接近于SiC临界击穿电场，器件耐压最大。较大的电场强度使得势垒降低非常明显，反向漏电流很大。考虑到这一点，本发明提出采用结势垒肖特基二极管(JBS)结构来屏蔽表面电场，限制肖特基势垒降低，减小反向漏电流。
[0051]浮结层20包括位于结势垒区51下方的浮结层有源区、以及位于结终端扩展52和场限环53下方的浮结层终端区。浮结层在浮结层有源区内为条状浮结或点状浮结，参图2a、2b所示分别为条状浮结或点状浮结的结构示意图。
[0052]由于杂质在SiC中的扩散系数很低，要想达到理想的扩散系数(10 13cm2.s 1以上)往往需要2000°C以上的高温，高温炉很难达到。目前，SiC掺杂只有采用外延生长过程中原位掺杂或离子注入掺杂两种方法。4H-SiC浮结肖特基势垒二极管中，浮结通常采用高温离子注入形成。然而离子注入必然会产生晶格损伤且浮结层位于漂移区中部，会对器件电学特性产生影响。
[0053]基于以上原因，参图3所示，本发明上述【具体实施方式】中4H_SiC浮结结势垒肖特基二极管的制备方法具体包括以下步骤:
[0054]S1、提供4H_SiC衬底10，参图3a所示，衬底10厚度360 μ m，衬底掺杂浓度lX1019cm3，偏(0001)面 8。。
[0055]S2、采用低压热壁化学气相淀积法(LP-CVD)在衬底10的Si面生长第一 4H_SiC外延层20,参图3b所示。
[0056]本实施方式中生长条件为:高纯比作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，队作为施主掺杂剂，掺杂浓度Nd = 2.5X1016/cm3，生长厚度6μπι。
[0057]S3、参图3c所示，沉积一定厚度Si02掩膜并光刻出刻蚀窗口，并按照刻蚀窗口对第一 4H-SiC外延层进行刻蚀，形成浮结区域。
[0058]首先沉积一定厚度3102掩膜并光刻出刻蚀窗口，然后采用ICP刻蚀工艺对第一4H-SiC外延层进行刻蚀，刻蚀出浮结区域，刻蚀深度Ιμπι。ICP刻蚀工艺条件为:IPC线圈功率1000W，源功率200W，反应气体SF6&02，流量分别为40sccm及lOsccm。
[0059]S4、采用低压热壁化学气相淀积法(LP-CVD)进行4H_SiC同质外延生长，在浮结区域内形成浮结层30，参图3d所示。
[0060]本实施方式中生长条件为:高纯比作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，三甲基铝为受主掺杂剂，掺杂浓度NA = 1 X 1018/cm 3，生长厚度1 μ m。
[0061]S5、参图3e所示，采用化学机械抛光法(CMP)将浮结层外同质外延生长的4H_SiC和Si02掩膜去除。
[0062]S6、采用低压热壁化学气相淀积法(LP-CVD)在第一 4H_SiC外延层和浮结层上生长第二 4H-SiC外延层40，参图3f所示。
[0063]本实施方式中生长条件为:高纯比作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，队作为施主掺杂剂，掺杂浓度Nd = 2.5X1016/cm3，生长厚度5μπι。
[0064]S7、在第二 4H_SiC外延层40上采用离子注入形成结势垒区(JBS) 51、结终端扩展(JTE) 52及场限环(FLR) 53，参图3g所示。
[0065]离子注入采用ΑΓ离子，注入温度500°C。为了形成注入杂质的箱型分布，采用四次不同能量及计量的注入。
[0066]离子注入后高温退火去除高能离子注入过程中产生的缺陷并激活注入离子，退火条件为:Ar气氛下1600°C退火10分钟。
[0067]S8、利用化学气相淀积法淀积一定厚度的Si02层60并光刻形成场板70，参图3h所示，其中场板中间形成肖特基接触窗口。
[0068]S9、在衬底背面淀积金属Ni并退火形成欧姆接触的阴极81，光刻肖特基接触窗口并淀积金属Ni形成肖特基接触的阳极82，参图3i所示。
[0069]上述制备方法采用刻蚀外延工艺实现浮结层，避免了采用离子注入产生的晶格损伤，保证了器件的电学特性。
[0070]肖特基势垒二极管设计中，MPS(Merged pn junct1n SBD)结构同样可以屏蔽肖特基接触处电场强度，降低反向漏电流。然而MPS结构工作原理与JBS相同，只是MPS结构适合高压器件，存在电导调制效应。本发明也可以适用于MPS结构中。
[0071]由以上技术方案可以看出，本发明具有以下有益效果:
[0072]将浮结及结势垒结构引入4H_SiC肖特基势垒二极管中，提出了 4H_SiC浮结结势垒肖特基二极管，改善了 4H-SiC浮结肖特基势垒二极管反向漏电流大的问题；
[0073]同时，考虑到工艺可行性，本发明将传统高温离子注入工艺形成浮结结构的方法改变为刻蚀外延工艺，解决了离子注入产生晶格损伤导致器件性能下降的问题，有效提升了器件性能。
[0074]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0075]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种4H-SiC浮结结势垒肖特基二极管的制备方法，其特征在于，所述方法包括以下步骤: 51、提供4H-SiC衬底； 52、采用低压热壁化学气相淀积法在衬底上生长第一4H-SiC外延层； 53、沉积一定厚度Si02掩膜并光刻出刻蚀窗口，并按照刻蚀窗口对第一4H-SiC外延层进行刻蚀，形成浮结区域； 54、采用低压热壁化学气相淀积法进行4H-SiC同质外延生长，在浮结区域内形成浮结层； 55、采用化学机械抛光法将浮结区域外同质外延生长的4H-SiC和Si02掩膜去除； 56、采用低压热壁化学气相淀积法在第一4H-SiC外延层和浮结层上生长第二 4H-SiC外延层； 57、在第二4H-SiC外延层上采用离子注入形成结势垒区、结终端扩展及场限环； 58、利用化学气相淀积法淀积一定厚度的Si02并光刻形成场板，场板中间形成肖特基接触窗口 ； 59、在衬底背面淀积金属并退火形成欧姆接触的阴极，光刻肖特基接触窗口并淀积形成肖特基接触的阳极。2.根据权利要求1所述的制备方法，其特征在于，所述浮结层包括位于结势垒区下方的浮结层有源区、以及位于结终端扩展和场限环下方的浮结层终端区。3.根据权利要求2所述的制备方法，其特征在于，所述浮结层在浮结层有源区内为条状浮结或点状浮结。4.根据权利要求1所述的制备方法，其特征在于，所述步骤S2和S6中，第一4H-SiC外延层和第二 4H-SiC外延层的生长条件为:高纯H2作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，N2作为施主掺杂剂，掺杂浓度Nd = 2.5X1016/cm 3。5.根据权利要求4所述的制备方法，其特征在于，所述第一4H-SiC外延层的厚度大于第二 4H-SiC外延层的厚度。6.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中4H-SiC同质外延的生长条件为:高纯4作为载气，硅烷及丙烷作为Si和C源在1600°C下进行同质外延生长，三甲基铝为受主掺杂剂，掺杂浓度NA = 1 X 1018/cm 3。7.根据权利要求1所述的制备方法，其特征在于，所述步骤S7中离子注入采用ΑΓ离子按不同能量及计量多次注入，注入温度为500°C。8.根据权利要求7所述的制备方法，其特征在于，所述步骤S7中离子注入后还包括:高温退火去除高能离子注入过程中产生的缺陷并激活注入离子，退火条件为Ar气氛下1600°C退火10分钟。9.根据权利要求1所述的制备方法，其特征在于，所述步骤S9中退火条件为1000°C下氮气环境退火3分钟。10.一种应用权利要求1?9中任一项制备方法制备得到的4H-SiC浮结结势垒肖特基二极管，其特征在于，所述4H-SiC浮结结势垒肖特基二极管包括: 4H-SiC 衬底； 位于衬底上的第一 4H-SiC外延层，第一 4H-SiC外延层上方形成有浮结层； 位于第一 4H-SiC外延层和浮结层上的第二 4H-SiC外延层； 位于第二 4H-SiC外延层上的结势垒区、结终端扩展及场限环； 位于结终端扩展和场限环上方的Si02层、以及位于部分Si02层上的场板，场板中间形成肖特基接触窗口； 位于衬底背面的欧姆接触的阴极、以及位于肖特基接触窗口内肖特基接触的阳极。
【专利摘要】本发明公开了一种4H-SiC浮结结势垒肖特基二极管及其制备方法，所述4H-SiC浮结结势垒肖特基二极管包括：4H-SiC衬底；位于衬底上的第一4H-SiC外延层，第一4H-SiC外延层上方形成有浮结层；位于第一4H-SiC外延层和浮结层上的第二4H-SiC外延层；位于第二4H-SiC外延层上的结势垒区、结终端扩展及场限环；位于结终端扩展和场限环上方的SiO2层、以及位于部分SiO2层上的场板，场板中间形成肖特基接触窗口；位于衬底背面的欧姆接触的阴极、以及位于肖特基接触窗口内肖特基接触的阳极。本发明改善了4H-SiC浮结肖特基势垒二极管反向漏电流大的问题，同时，将传统高温离子注入工艺形成浮结结构的方法改变为刻蚀外延工艺，解决了离子注入产生晶格损伤导致器件性能下降的问题，有效提升了器件性能。
【IPC分类】H01L29/06, H01L29/872, H01L21/329
【公开号】CN105280723
【申请号】CN201410333652
【发明人】曹琳
【申请人】西安永电电气有限责任公司
【公开日】2016年1月27日
【申请日】2014年7月14日