采用低k值介电材料的管芯边缘密封的制作方法
【技术领域】
[0001]本发明一般地涉及半导体管芯的制作，并且更特别地涉及防护在半导体管芯的制作过程中发生的裂纹和脱层(delaminat1n)的传播。
【背景技术】
[0002]个体集成电路或芯片通常由较大的半导体晶片形成，该半导体晶片通常主要包含硅，尽管诸如砷化镓和磷化铟之类的其他材料也可以使用。半导体晶片被制作为包含按行和列布置的多个集成电路，每个集成电路的外周的形状典型为方形或矩形的。
[0003]典型地，在制作之后，使用划片工具(例如，划片机(dicing saw))将半导体晶片单体化(singulate)(或者“锯切”或“划片”)成方形或矩形的分立集成电路。切割沿着位于集成电路的行和列之间的相互正交的平行线集合(有时称为锯道或划片通道(scribelane))进行。每个单体化的集成电路通常被称为半导体管芯。
[0004]在制作和组装(封装)期间，半导体管芯的外周易于受到破坏。这样的破坏可能在例如划片、封装、加工或测试期间发生。一般地，半导体管芯的角部和边缘相对于管芯的中心受到更大的应力。例如，在划片过程期间，划片工具能够诱发在半导体晶片上的应力，所述应力会导致管芯边缘缺口(chip)、破裂、剥离或者(否则的话)被破坏，导致裂纹通过一个或多个管芯传播，并且严重地破坏所产生的集成电路或使其劣化。在封装、加工和测试期间，半导体管芯可以受到热循环，该热循环会导致对管芯角部和边缘的额外应力。
[0005]发生于管芯的角部和边缘处的破坏能够容易地传播到管芯的有源区之内，从而导致对部分或全部的管芯互连或电路的破坏，由此损害其可靠性。例如，裂纹可以从边缘和角部传播到半导体管芯的有源区之内。此外，边缘和角部更加易于脱层，该脱层同样会传播到有源区之内。用于保护管芯的有源区的常规方案可能对于防止此类裂纹和脱层的传播并非足够有效，由此导致降低的可靠性和增大的加工成本。因此，有利的是能够更加有效地保护管芯边缘免受破坏。
【附图说明】
[0006]本发明的实施例借助于实例的方式来说明，但不受附图所限，在附图中相似的附图标记指示相似的元件。在附图中的元件出于简单和清晰起见而示出，并且并不一定按比例绘制。例如，连接和区域的厚度可以为了清晰起见而放大。
[0007]图1是根据本发明的一种实施例的半导体晶片的简化平面图；
[0008]图2是图1所示的管芯区的子阵列的放大的简化平面图；
[0009]图3是图2的在两个划片通道的相交处的虚线区的放大的平面图；以及
[0010]图4是沿图3的平面A-A截取的图2的虚线区的一部分的局部截面侧视图。
【具体实施方式】
[0011]在此公开了本发明的详细的说明性实施例。但是，本文所公开的具体的结构及功能细节仅仅是为了描述本发明的示例实施例的代表。本发明的实施例可以用许多可替换的形式来实现，并且不应当被理解为仅限定于本文所阐明的实施例。此外，本文所使用的术语只是为了描述特定的实施例，而并非意指对本发明的示例实施例的限制。
[0012]本发明的一种实施例是包含由划片通道分离的管芯区阵列的半导体晶片。至少一个管芯区包含有源区以及至少部分地包围着有源区的第一环。第一环的至少一部分含有低K值介电材料。
[0013]现在参照图1，图中示出了半导体晶片100的简化平面图。半导体晶片100包含基板101以及在基板101上的多个上层102，上层102被布置用于提供按照已截切的圆形阵列布置的管芯区104的形成物(format1n) 103。每个管芯区104都提供管芯，即，含有一个或多个微电子电路的集成电路。管芯是半导体器件的众所周知的构件，并且因而，关于它的详细描述对于本发明的全面理解并不是必要的。
[0014]图2示出了图1所示的管芯区104的子阵列的放大的简化平面图。从图2中能够更详细地看出，管芯区104的形成物103被布置用于提供包含作为划片工具的相交路径的划片通道201、202、203、204的区域200 (以影线示出)。
[0015]划片通道201和202位于管芯区104的列205之间，而划片通道203和204位于管芯区104的行206之间。划片通道201、202被布置为关于划片通道203、204相互垂直的。换言之，相邻的管芯区104由划片通道201、202、203、204分离，使得例如行A的管芯区104通过划片通道203与行B的管芯区104分离。因而，为了使管芯区104单体化，划片工具必须穿过每个划片通道201、202、203、204以分离每个管芯区104。在本例中，图2所示的管芯区104的形成物103的划片将会得到9个管芯。
[0016]图3示出了在划片通道202和204的相交处的图2的虚线区域207的放大平面图，而图4示出了沿图3的平面A-A截取的虚线区域207的一部分的局部截面侧视图。
[0017]如图3所示，每个管芯区104 (由虚线301指示，不是实际结构的一部分)包含有源区302，有源区302通过包围着有源区302的相应的密封区域303与相邻的划片通道202、204分离。有源区302可以包含任何合适类型的互连和电路以实现半导体管芯的任意合适的多种功能，并且可以使用常规的加工技术来形成。有源区302是半导体器件的众所周知的构件，并且因而，关于它的详细描述对于本发明的全面理解并不是必要的。
[0018]密封区域303包含第一管芯-边缘密封环304、第二管芯-边缘密封环305和伪(dummy)金属区306。密封区域303还包含划线网格过程控制(SGPC)特征件309的若干部分，SGPC特征件309将在下文更详细地讨论。
[0019]第一管芯-边缘密封环304包围着第二管芯-边缘密封环305，该第二管芯-边缘密封环305包围着有源区302。在所示的实施例中，第一及第二管芯边缘密封环304和305被示为连续的环；但是，在可替换的实施例中，这些环中的一个或两个可以不是连续的，并且可以包含一个或多个间隙。此外，如同下文将更详细地讨论的，环304和305可以具有除图3所示的矩形剖面之外的形式。例如，环304、305中的一个或两者都可以具有至少一个圆角，或者具有包含穿过角部的边缘的至少一个锥形角。在某些实施例中，环304和305可以只是部分地包围着有源区302。例如，在一种实施例中，第二管芯边缘密封环305可以只是部分地包围着有源区302，而第一管芯边缘密封304于是可以只是部分地包围着第二环305。
[0020]实际上，每个第一管芯-边缘密封环304提供围绕(circumscribe)各自的有源区302的第一防护屏障。每个第二管芯-边缘密封环305提供布置于由第一管芯-边缘密封环304形成的屏障之内的第二防护屏障，该第二防护屏障同样围绕上述相同的各自有源区302。有关第一管芯-边缘密封环304和第二管芯-边缘密封环305的更多细节下文将讨论。
[0021]如同现在将更详细地讨论的，伪金属区306提供了第一及第二管芯-边缘密封环304和305布置于其内的第三防护屏障，该第三防护屏障同样围绕上述相同的各自有源区302。
[0022]如图3所示，每个伪金属区306都含有布置于对应的密封环304与对应的虚线301之间的且具有一般为L形或V形的布局的多个伪元件307。虚线301被定义为锯片切口区域308(即，在划片期间所去除的材料包含于其内的区域)的边缘。如图4所示，每个伪元件307由将较窄的第二伪金属特征件402夹在中间的两个第一伪金属特征件401的垂直布局构成。图4还示出了，在伪金属区306的上表面处的每个伪元件307下方的是若干(例如，在本示例性实施例中为两个)伪元件307的其他实例。
[0023]在其他实施例中，伪元件307的伪金属特征件401、402可以包括其他类型的形状，包括具有其他规则的几何截面的那些形状，以及甚至是不规则的几何形状。
[0024]应当注意，通过将锯片切口区域(例如，308)保持为没有伪金属特征件，本发明的实施例会相对于伪特征件的已知布局(伪特征件典型地布置于锯片切口区域之内)而降低对锯片的机械压力。
[0025]伪金属特征件401、402可以包含诸如铜、铝、钨、金之类的金属或者其他金属，并且合意地按照相对高密度的图形分布于伪金属区306之内，以便通过吸收一定程度的机械能而用作裂纹穿透屏障以在划片过程期间防止裂纹传播到有源区302之内。
[0026]在每个划片通道202和204之内，布置有包含多个金属SGPC特征件309的划线网格过程控制(SGPC)图形。SGPC特征件309