用于保护芯片的密封环结构和芯片单元的制作方法
【专利摘要】本实用新型提出了一种用于保护芯片的密封环结构和芯片单元，密封环结构设置于芯片的边缘，包括：设置于芯片边缘的环体和用于加固芯片边角的保护结构，保护结构设置于芯片的边角处，环体和保护结构相连接。在芯片的边缘形成用于保护芯片的密封环结构的环体，在芯片的边角处形成保护结构，保护结构能够加固芯片的边角处，避免在进行晶粒切割时对芯片边角处造成较大的损伤，在SMT之后不会加深显现损伤，使芯片的良率下降。
【专利说明】用于保护芯片的密封环结构和芯片单元
【技术领域】
[0001]本实用新型涉及半导体制造领域，尤其涉及一种用于保护芯片的密封环结构和芯片单元。
【背景技术】
[0002]芯片在制作完成后，需要进行一系列的封装处理。
[0003]通常，封装过程包括如下步骤:
[0004]晶圆打磨(Wafer grinding),将晶圆进行打薄处理,方面后续进行切片等工艺；
[0005]晶粒切割(Die sawing),将晶圆上多个晶粒(Die)沿着切割道(Scribe line)进行切割，分离开来形成芯片；
[0006]芯片焊接(Die bonding),将芯片焊接在预定的焊接板的表面；
[0007]引线键合(Wire bonding),采用打线工艺对芯片上进行引线键合；
[0008]模塑处理(Molding)，在芯片表面采用压模方式形成保护层；
[0009]修边或成型处理(Trimming/Forming),对芯片的保护层进行相应的修边等处理；以及
[0010]表面贴装(SMT)，采用高温回流(Reflow)的方式使芯片的保护层更加贴紧芯片；
[0011]芯片在SMT之后即完成封装。
[0012]然而，在SMT之后对芯片进行性能检测或者在实际使用过程中却发现芯片性能不符合要求。
实用新型内容
[0013]本实用新型的目的在于提供一种用于保护芯片的密封环结构和芯片单元，能够解决芯片在封装之后性能不符合要求的问题。
[0014]为了解决上述问题，本实用新型提出了一种用于保护芯片的密封环结构，包括:环体和用于加固所述芯片的边角的保护结构，所述环体环绕设置于所述芯片的表面的边缘，所述保护结构设置于所述芯片的表面的边角，所述环体和保护结构相连接。
[0015]可选的，在所述的用于保护芯片的密封环结构中，所述保护结构与所述环体是一体成型的。
[0016]可选的，在所述的用于保护芯片的密封环结构中，所述芯片为矩形，所述保护结构为多边形。
[0017]可选的，在所述的用于保护芯片的密封环结构中，所述环体与所述保护结构均为矩形，所述保护结构的一角与所述芯片的边角相重合。
[0018]可选的，在所述的用于保护芯片的密封环结构中，所述环体与所述保护结构均为矩形，所述保护结构的两个边角分别位于所述芯片相交的两边上，所述保护结构的一边与所述环体的一边重合。
[0019]可选的，在所述的用于保护芯片的密封环结构中，所述环体为矩形，所述保护结构为三角形，所述保护结构的两个边角分别位于所述芯片相交的两边上，所述保护结构的一边与所述环体的一边重合。
[0020]可选的，在所述的用于保护芯片的密封环结构中，所述保护结构的边长范围是10 μ m ?100 μ m。
[0021 ] 可选的，在所述的用于保护芯片的密封环结构中，所述环体与所述保护结构的材质是铜。
[0022]本实用新型还提出了一种芯片单元，包括芯片以及如权利要求1至9中任一项所述的用于保护芯片的密封环结构。
[0023]与现有技术相比，本实用新型的有益效果主要体现在:在芯片的边缘形成用于保护芯片的密封环结构的环体，在芯片的边角处形成保护结构，保护结构能够加固芯片的边角处，避免在进行晶粒切割时对芯片边角处造成较大的损伤，在SMT之后不会加深显现损伤，使芯片的良率下降。
【专利附图】
【附图说明】
[0024]图1为现有技术中晶粒切割结构不意图；
[0025]图2为现有技术中晶粒切割时芯片边角处出现损伤的局部放大示意图；
[0026]图3为本实用新型实施例一中芯片形成密封环结构的俯视图；
[0027]图4为本实用新型实施例二中芯片形成密封环结构的俯视图；
[0028]图5为本实用新型实施例三中芯片形成密封环结构的俯视图。
【具体实施方式】
[0029]如【背景技术】所提及，芯片在SMT之后会出现良率下降的问题，经实验发现，芯片在SMT之前却显示性能良好。发明人经过研究发现，这是因为芯片的边角处出现突起的部分，采用FIB(聚焦离子束)进行切片分析显示，该突起的部分是内部金属连线的剥落(Peeling)造成的。具体的说，造成上述突起的原因如下:在对晶粒进行切割时，切割刀10沿着晶圆的切割道20进行切割，从而将不同芯片进行分离开来(如图1所示)。由于切割刀10会对芯片的边角处30造成挤压，从而会使芯片的边角30形成损伤31 (如图2所示)，此时由于损伤31并不严重，尚不至于影响芯片的整体性能，因此在SMT之前显示芯片性能良好。然而，在SMT的高温(通常为260摄氏度)回流之后，由于热胀冷缩会造成损伤31处的金属连线发生突起，SMT工艺之后使损伤31被加重并且显现出，进而对芯片的良率造成影响。
[0030]因此，为了解决上述问题，发明人在芯片的边角处形成保护结构，保护结构能够加固芯片的边角处，避免在进行晶粒切割时对芯片边角处造成较大的损伤，在SMT之后不会加深显现损伤，使芯片的良率下降。。
[0031]在下列段落中参照附图以举例方式更具体地描述本实用新型的用于保护芯片的密封环结构。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0032]实施例一
[0033]具体的，请参考图3，在本实施例中提出了一种用于保护芯片的密封环结构，用于设置于芯片的边缘，多个芯片100均形成在晶圆200上，用于保护芯片的密封环结构包括:环体110和用于加固所述芯片100边角的保护结构120，所述环体110设置于所述芯片100的表面的边缘，所述保护结构120设置于所述芯片100的边角处，所述环体110和保护结构120相连接。
[0034]其中，为了方便工艺制造，所述保护结构120与所述环体110 —体成型，两者的材质均可以是铜，具有一定硬度，能够保护芯片100，环体110边数可以由芯片100的边数来决定，例如芯片100为四边形，则环体110的边数也为四边。所述保护结构120可以为多边形，在本实施例中，所述保护结构120为矩形，所述保护结构120的一角与所述芯片100的边角相重合，对芯片100的边角进行良好的保护。
[0035]优选实施例中，所述保护结构120的线宽范围是10nm?lOOOOnm，例如是500?600nm，所述环体110的线宽范围是10nm?lOOOOnm，通常情况下，所述环体110的线宽与所述保护结构120的线宽相同，也可以为500?600nm。所述保护结构120的边长范围是ΙΟμπι?100 μ m，例如是50?60 μ m。所述环体110的边长可以根据不同的芯片100尺寸来决定，在此不作限定。上述数值仅为举例，本领域上技术人员可以根据芯片100的大小以及不同的工艺需要来决定环体110以及保护结构120的边长和线宽。
[0036]由于在进行晶粒切割时，芯片100的边缘受力较大，形成的保护结构120为中空结构，能够起到一定的缓冲且对芯片100边角的边缘起到更好的加固作用，从而对芯片100的边角处形成良好的保护，避免形成损失，在后续进行SMT工艺时，保证芯片100的良率不受影响。
[0037]实施例二
[0038]请参考图4，在本实施例中，提出的用于保护芯片的密封环结构与实施一大致相同，区别在于形成的保护结构120虽然也为矩形，但是其不是与芯片100的边角重合，保护结构120的两个角分别位于芯片100相交的两边之上，环体110则为八边形(每个保护结构120的一个边与环体110的一个边重合设置)，正如实施例一所述，在进行晶粒切割时，受力最严重在芯片边缘，采用中空排列方式能够起到缓冲作用，从而能够更好的对芯片100的边角处进行保护。
[0039]在本实施例中密封结构的其余形状和尺寸均与实施例一相同，具体请参考实施例一，在此不作赘述。
[0040]实施例三
[0041]请参考图5，在本实施例中，提出的用于保护芯片的密封环结构与实施一大致相同，区别在于所述保护结构120为三角形，所述保护结构120的两个边角分别位于所述芯片100相交的两边上，环体110则为八边形(每个保护结构120的一个边与环体110的一个边重合设置)。同样的，采用此种结构也是为了对芯片100的边角处形成较为良好的保护。
[0042]在本实施例中密封结构的其余形状和尺寸均与实施例一相同，具体请参考实施例一，在此不作赘述。
[0043]综上，在本实用新型实施例提供的用于保护芯片的密封环结构和芯片单元中，在芯片的边缘形成用于保护芯片的密封环结构的环体，在芯片的边角处形成保护结构，保护结构能够加固芯片的边角处，避免在进行晶粒切割时对芯片边角处造成较大的损伤，在SMT之后不会加深显现损伤，使芯片的良率下降。
[0044]上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
【权利要求】
1.一种用于保护芯片的密封环结构，其特征在于，包括:环体和用于加固所述芯片的边角的保护结构，所述环体环绕设置于所述芯片的表面的边缘，所述保护结构设置于所述芯片的表面的边角，所述环体和保护结构相连接。
2.如权利要求1所述的用于保护芯片的密封环结构，其特征在于，所述保护结构与所述环体是一体成型的。
3.如权利要求1所述的用于保护芯片的密封环结构，其特征在于，所述芯片为矩形，所述保护结构为多边形。
4.如权利要求3所述的用于保护芯片的密封环结构，其特征在于，所述环体与所述保护结构均为矩形，所述保护结构的一角与所述芯片的边角相重合。
5.如权利要求3所述的用于保护芯片的密封环结构，其特征在于，所述环体与所述保护结构均为矩形，所述保护结构的两个边角分别位于所述芯片相交的两边上，所述保护结构的一边与所述环体的一边重合。
6.如权利要求3所述的用于保护芯片的密封环结构，其特征在于，所述环体为矩形，所述保护结构为三角形，所述保护结构的两个边角分别位于所述芯片相交的两边上，所述保护结构的一边与所述环体的一边重合。
7.如权利要求4、5或6所述的用于保护芯片的密封环结构，其特征在于，所述保护结构的边长范围是10 μ m?100 μ m。
8.如权利要求1所述的用于保护芯片的密封环结构，其特征在于，所述环体与所述保护结构的材质是铜。
9.一种芯片单元，其特征在于，包括芯片以及如权利要求1至8中任一项所述的用于保护芯片的密封环结构。
【文档编号】H01L23/31GK204088291SQ201420456122
【公开日】2015年1月7日 申请日期:2014年8月12日 优先权日:2014年8月12日
【发明者】张贺丰 申请人:中芯国际集成电路制造(北京)有限公司