堆叠式倒装芯片封装结构及其制造方法
【技术领域】
[0001]本发明实施例涉及微电子行业封装技术，尤其涉及一种堆叠式倒装芯片封装结构及其制造方法。
【背景技术】
[0002]当前半导体封装发展的趋势朝着多芯片模块方向发展。当一个半导体器件中的芯片数量多于一个时，通常是将各个芯片设置在同一平面上，而各个芯片都与封装基板通过内部走线完成信号的连接。
[0003]因为各芯片平行分布，导致封装后的半导体器件面积较大，而且在塑封过程中，芯片的走线会出现线溃、线塌等冲线现象，影响半导体器件的使用稳定性。
【发明内容】
[0004]本发明提供一种堆叠式倒装芯片封装结构及其制造方法，以实现减小封装面积，芯片信号接口和管脚直接连接，不使用走线。
[0005]第一方面，本发明实施例提供了一种堆叠式倒装芯片封装结构，该堆叠式倒装芯片封装结构包括:
[0006]引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
[0007]第一芯片，倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
[0008]铜桥片，设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
[0009]第二芯片，倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
[0010]铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座连接，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
[0011]第二方面，本发明实施例还提供了一种制作堆叠式倒装芯片封装结构的方法，该方法包括:
[0012]提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
[0013]将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
[0014]将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
[0015]将第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接；
[0016]将铜桥框架安装在所述第二芯片上，所述铜桥框架包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座，所述第二芯片座的焊接面和所述第二芯片的漏极电连接。
[0017]本发明实施例还提供了另一种制作堆叠式倒装芯片封装结构的方法，该方法包括:
[0018]提供一引线框架，包括第一外围框架，以及与所述第一外围框架一体设置的第一芯片座、第一管脚、第二管脚和第三管脚；
[0019]将第一芯片倒置安装在所述第一芯片座上，所述第一芯片的源极和所述第一芯片座的焊接面电连接，所述第一芯片的栅极和所述第一管脚电连接；
[0020]将铜桥片设置在所述第一芯片上，所述铜桥片的焊接接触脚和所述第三管脚电连接，所述铜桥片的第一面和所述第一芯片的漏极电连接；
[0021]提供一铜桥框架，包括第二外围框架，以及与所述第二外围框架一体设置的第二芯片座；
[0022]将第二芯片安装在所述第二芯片座的焊接面上，所述第二芯片座的焊接面和所述第二芯片的漏极电连接；
[0023]将所述第二芯片倒置安装在所述铜桥片的第二面上，所述第二芯片的源极和所述铜桥片的第二面电连接，所述第二芯片的栅极和所述第二管脚电连接。
[0024]本发明中引线框架、第一芯片、铜桥片、第二芯片和铜桥框架形成堆叠结构，芯片信号接口和管脚直接相连，解决半导体器件封装面积大，走线连接不稳定的问题，实现减小封装面积，提高使用稳定性的效果。
【附图说明】
[0025]图1为本发明实施例一中的堆叠式倒装芯片封装结构的剖面示意图；
[0026]图2A为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图一；
[0027]图2B为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图二；
[0028]图2C为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图三；
[0029]图2D为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图四；
[0030]图2E为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图五；
[0031]图2F为本发明实施例一中堆叠式倒装芯片封装结构的分解示意图六；
[0032]图3是本发明实施例二中的一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
[0033]图4是本发明实施例二中的又一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
[0034]图5是本发明实施例三中的一种制造堆叠式倒装芯片封装结构的方法的流程示意图；
[0035]图6A为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图一；
[0036]图6B为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图二；
[0037]图6C为本发明实施例三中堆叠式倒装芯片封装结构的分解示意图三。
【具体实施方式】
[0038]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0039]实施例一
[0040]图1为本发明实施例一提供的一种堆叠式倒装芯片封装结构的剖面示意图，图2A?2F为堆叠式倒装芯片封装结构的分解示意图。如图1所示，该堆叠式倒装芯片封装结构包括:引线框架110、第一芯片120、铜桥片130、第二芯片140和铜桥框架150。
[0041]参见图2A，其中引线框架，包括第一外围框架111，以及与所述第一外围框架111一体设置的第一芯片座112、第一管脚113、第二管脚114和第三管脚115 ;
[0042]参见图2B，其中第一芯片120，倒置安装在所述第一芯片座112上，所述第一芯片120的源极和所述第一芯片座112的焊接面电连接，所述第一芯片的栅极和所述第一管脚113电连接；
[0043]参见图2C，其中铜桥片130，设置在第一芯片120上，铜桥片130的焊接接触脚130a和第三管脚115电连接，铜桥片130的第一面和第一芯片120的漏极电连接；
[0044]参见图2D，其中第二芯片140，倒置安装在铜桥片130的第二面上，第二芯片140的源极和铜桥片140的第二面电连接，第二芯片的栅极和第二管脚114电连接；
[0045]参见图2E，其中铜桥框架150安装在第二芯片140上，铜桥框架150包括第二外围框架151，以及与第二外围框架151 —体设置的第二芯片座152，第二芯片座152的焊接面和第二芯片140的漏极电连接。
[0046]进一步的，引线框架110、铜桥片130和铜桥框架150的材料为金属或合金，示例的，引线框架110、铜桥片130和铜桥框架150的材料可以为铜、铝或铜铝合金。
[0047]进一步的，参见图1，该堆叠式倒装芯片封装结构还包括:结合材160。结合材160用于连接相关部件，并实现相互连接的部件之间的电导通，示例的，结合材160可以为银胶或焊锡。
[0048]本实施例的技术方案，通过将第一芯片120和第二芯片140堆叠设置，解决了半导体器件封装面积大的问题，达到了减小封装面积的效果。
[0049]实施例二
[0050]图3为本发明实施例二中提供一种制造堆叠式倒装芯片封装结构的方法。如图，3所示，包括如下步骤:
[0051]步骤101、提供引线框架110，具体的，参见图2A，其中的包括第一外围框架111，以及与所述第一外围框架111 一体设置的第一芯片座112、第一管脚113、第二管脚114和第三管脚115。其中，第一外围框架111通过若干连接脚和第一芯片座112连接，图2A中第一芯片座112向上的一面为其焊接面，第一芯片座112向下的一面为其非焊接面。优选的，第一管脚113的焊接面与第一芯片120形成第一交叠区，而第一芯片座112与第一交叠区相对的位置设置有对应的缺口。
[0052]步骤102、将第一芯片120，倒置安装在所述第一芯片座112上，具体的，参见图2B，所述第一芯片120的源极和所述第一芯片座112的焊接面电连接，所述第一芯片的栅极和所述第一管脚113电连接。其中，首先在第一芯片座112的焊接面及第一管脚113的焊接端上制备结合材，然后安装第一芯片120，实现第一芯片座112的焊接面和第一芯片120的源极、第一芯片120的栅极和第一管脚113之间的电连接。第一芯片120的栅极和源极在图2B中第一芯片120向下的一面，第一芯片120的栅极位于靠近第一管脚113的角上，第一芯片120的漏极在图2B种第一芯片120向上的一面。
[0053]步骤103、将铜桥片130设置在第一芯片120上，具体的，参见图2C，铜桥片130的焊接接触脚130a和第三管脚115电连接，铜桥片130的第一面和第一芯片120的漏极电连接。其中，首先在第一芯片120漏极及第二管脚114焊接端上制备结合材，然后安装铜桥片130，实现铜桥片130的焊接接触脚130a和第三管脚115、铜桥片130的第一面和第一芯片120的漏极之间的电连接。铜桥片130的第一面为图2C中向下的一面。优选的，铜桥片130的焊接接触脚130a在铜桥片130靠近第三管脚115的一侧，并凸出铜桥片130的第一面，以便与第三管脚115电连接。
[0054]步骤104、将第二芯片140倒置安装在铜桥片130的第二面上，具体的，参见图2D，第二芯片140的源极和铜桥片140的第二面电连接，第二芯片的栅极和第二管脚114电连接。其中，首先在铜桥片130的第二面及第二管脚114的焊接端制备结合材，然后安装第二芯片140，实现第二芯片140的源极和铜桥片140的第二面、第二芯片140的栅极和第二管脚114之间的电连接。铜桥片130的第二面为铜桥片130在图2D中向上的一面。第二芯片140的源极和栅极在第二芯片140在图2D中向下的一面上，第二芯片14