具有包括处理层的窄因子过孔的电子封装的制作方法
【技术领域】
[0001 ] 本公开内容在此总体上涉及具有过孔的电子封装及其方法。
【背景技术】
[0002]电子封装，诸如电路板和芯片封装，通常包括具有输入/输出焊盘的硅管芯。那些焊盘可以焊接至电介质板上的其它焊盘。该板上的焊盘可以耦合到该板内的导体，其可以传输来往于管芯的电信号，从而经由该板而在硅管芯与其它器件之间提供电连通性。板常规地包括导体和其它材料的多个层，诸如接地层等。过孔可以延伸穿通该板以将一个层耦合到另一个层。
【附图说明】
[0003]图1示出了在示例性实施例中电子封装的侧视图。
[0004]图2示出了在示例性实施例中包括焊接至电子封装的芯片封装的电子组件。
[0005]图3示出了在示例性实施例中电子封装的实施例。
[0006]图4是在示例性实施例中用于使用微电子组件的流程图。
[0007]图5是在示例性实施例中并入了至少一个微电子组件的电子装置的框图。
【具体实施方式】
[0008]下面的说明书和附图充分示出了具体实施例以使得本领域技术人员能够实现它们。其它实施例可以并入结构、逻辑、电气、过程以及其它变化。一些实施例中的部分和特征可以包括在或者替代其它实施例中的部分和特征。在权利要求中阐述的实施例包括了那些权利要求的所有有效等同方式。
[0009]嵌入式桥架构可以形成过孔，该过孔具有这种尺寸:当该过孔变成相对较高(诸如通过延伸贯通电介电的多个层)时，该过孔可以在焊盘上诱导相对大量的应力。这种应力可以引起诸如焊盘上或过孔内的破裂或者分层。此外，相对大的过孔可以消耗更多的材料(诸如铜)，并且可以在板中占据更大的占覆盖区，因此增大了成本。
[0010]已经将架构发展为在保持常规过孔性能的同时可以降低过孔尺寸。此外，相对于常规过孔，该过孔可以消耗更少的铜或其它材料，可以降低焊料凸块破裂，可以降低过孔分层，并且可以维持第一级互连(FLI)崩塌。与常规过孔不同，该过孔架构形成在该板的封装绝缘体层内并且包括导体和处理层(finish layer)。该导体垂直延伸贯穿封装绝缘体层中的至少一些层。在实施例中，该处理层被固定到该导体并且包括钯-金复合物。在各个替代实施例中，该处理层包括诸如无电镀镍浸金(ENIG)、ENIG加上无电镀金(ENIG+EG)、以及镍-钯-金(NiPdAu)之类的多种金基组合物中的任何一种。额外地或者替代地，该处理层可以包括或者可以是有机可焊性保护剂(0SP)。作为该架构的结果，该过孔可以小于常规过孔，由此降低了焊盘上的应力并且改善了可靠性，而且在各个示例中，减少了使用的材料，由此降低了成本。
[0011]图1示出了在示例性实施例中电子封装100的侧视图。电子封装100可以是电路板或电子部件，硅管芯可以耦合到该电路板或电子部件上，由此以提供至硅管芯的输入/输出。
[0012]电子封装100包括封装绝缘体层102A、102B、102C(通称“封装绝缘体层102”)。在各个实施例中，封装绝缘体层可以是增层(buildup)电介质材料或阻焊剂。在示例中，增层电介质材料是Aiinomoto增层膜。封装绝缘体层102可以是实质上非导电的，并且各层102A、102B、102C可以顺序地并且在单独步骤中形成，每一个绝缘体层102是实质上平坦的。
[0013]电子封装100还包括嵌入在封装绝缘体层中的一个层102C内的硅桥104。硅桥104可以在电子封装100内或附接至电子封装100的诸如包括但不限于处理器芯片和存储器芯片的多个芯片之类的各个部件之间提供连通性。在示例中，硅桥104至少部分地由硅制备。在示例中，硅桥104至少部分地由陶瓷(诸如氧化铝)制备。在示例中，硅桥104至少部分地由包括有机材料的一个或多个有机内插件制备。
[0014]嵌入在封装绝缘体层102内的过孔106可以提供垂直贯穿封装绝缘体层102的电连通性。在示例中，过孔106延伸贯穿一个层102，其中多个过孔106(例如，过孔106A、106BU06C)叠置以延伸贯穿多个层102A、102B、102C。每一个过孔106包括导体108。在各个实施例中，导体108中的某些或全部由镍构成。某些过孔106A、106D、106E包括处理层110，处理层110被配置为在通常在过孔106与诸如焊球、管脚等的外部电子部件之间提供连接。在电子封装100内部并且不与外部电子部件相连接的过孔可选地不包括处理层110。
[0015]在各个示例中，处理层110由金基复合物构成。在示例中，金基复合物是钯-金复合物。在此所公开的该复合物可以是材料的不均匀混合物或者这种材料的实质上同质的层。在各个替代实施例中，该处理层包括诸如无电镀镍浸金(ENIG)、ENIG加上无电镀金(ENIG+EG)、以及镍-钯-金(NiPdAu)之类的各种金基复合物和/或组合物中的任何金基复合物和/或组合物。额外地或者替代地，处理层110可以包括或者可以是替代的贵金属基层。额外地或者替代地，处理层110可以包括或者可以是有机可焊性保护剂(0SP)。例如与铜或在过孔结构中常规使用的其它材料相比，该金基复合物可以相对不易受侵蚀和/或电迀移影响。
[0016]在示例中，处理层110可以由无电镀钯的层和无电镀金的层形成，无电镀钯的层和无电镀金的层可以一起形成金复合物。在示例中，钯层耦合到导体108，并且金层耦合或能够耦合到焊球或其它连接件。示例性尺寸可以包括该钯层大约为四十(40)纳米厚并且该金层大约为六十出0)纳米厚。
[0017]诸如利用无电镀工艺并且然后通过在导体108的顶部施加处理层110来电镀该镍导体，过孔106可以形成在过孔106要被嵌入到的层102中。过孔106可以在导电焊盘112、硅桥104与电子部件之间提供连通性，该电子部件可以耦合到除了其它潜在目标之外的处理层110。每一个导体108包括接近导电焊盘112的第一端部114和处理层110被固定到的第二端部116。
[0018]在各个示例中，具有处理层110的过孔106 (即，过孔106A、106D、106E)包括由第一材料构成的导体108，而其它过孔106可以包括由不同于第一材料的第二材料构成的导体。在各个示例中，第一材料是镍并且第二材料是铜。在各个替代示例中，各种适合材料中的任何材料可以用于第一材料与第二材料之间。
[0019]出于多样性目的，电子封装100可以是各种适合尺寸中的任何尺寸。在示例性实现方式中，过孔106A、106B、106C包括具有四十九(49)微米的顶部直径118的导体108。导体108A、108D、108E具有七(7)微米的高度120，而导体108B、108C分别具有二十七(27)和二十五(25)微米的高度122、124。焊盘112具有十五(15)微米的垂直厚度126以及七十七
(77)微米的水平宽度128。其它过孔106D、106E包含具有二十二(22)微米的顶部直径130和七(7)微米的高度132的导体108。在示例中，层102A具有从焊盘108的顶部136至电子封装100的外部表面138的十二(12)微米的厚度134。在示例中，在焊盘108之间的间隔140可以为至少十三(13)微米。可选地耦合在过孔106F、106G与硅桥104之间的焊盘142可以具有五十(50)微米的宽度144。以上尺寸仅是出于示例性目的并且基于环境和偏差是近似的。
[0020]图2示出了在示例性实施例中包括焊接至电子封装100的芯片封装202的电子组件200。电子组件200示出了 FLI架构。
[0021]芯片封装202包括硅管芯204和导电焊盘206，导电焊盘206例如由铜制成且耦合到硅管芯204。焊球208耦合或者可以耦合到导电焊盘206并且能够耦合到电子封装100的处理层110。应当指出，电子组件200未完全形成，如所示出的。相反，一旦焊球208耦合到处理层110，在所示实施例中就可以充分组装电子组件200。
[0022]在所示出的示例中，芯片封装202还包括晶圆级底流(underflow)层210和毛细管底