一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子 装置。
【背景技术】
[0002] 在半导体技术领域中，闪存（Flash)器件由于其自身的优势而得到了广泛的 应用。在闪存器件尤其是p-Flash中，在循环反复的操作下，一旦隧道氧化层（tunnel oxide)出现损害，将导致存储的电荷的增强型流失，最终导致擦除或写干扰（erase/read disturb)〇
[0003] 现有的一种包括闪存的半导体器件的典型结构如图1所示，包括半导体衬底100、 位于半导体衬底100上的隧道氧化层101、浮栅102、栅间介电层103和控制栅104。其中， 隧道氧化层101位于有源区（ΑΑ)边缘区域的部分1011的厚度通常比隧道氧化层101位于 有源区中心区域的部分的厚度薄；而隧道氧化层101位于有源区边缘区域的部分1011是隧 道氧化层101最脆弱的部分，很容易出现损害，从而导致存储的电荷的流失，最终造成擦除 或写干扰（erase/readdisturb)〇
[0004] 为解决上述问题，现有技术往往通过增加隧道氧化层的厚度来使得隧道氧化层 101位于有源区边缘区域的部分1011的厚度得到提高，例如，在采用55nm工艺节点的半 导体器件制程中，往往将隧道氧化层101的厚度从标准的89A提高到93A甚至98Λ。然 而，这一方法在提高隧道氧化层101位于有源区边缘区域的部分1011的厚度的同时也会提 高隧道氧化层101位于有源区中心区域的部分的厚度，而这将会降低器件的编程和擦除效 率。
[0005] 由此可见，现有的半导体器件存在难以在保证p-Flash的编程和擦除效率的情况 下改善P_Flash的读应力和擦除干扰表现（readstress/erasedisturb)的技术问题。因 此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
【发明内容】
[0006] 针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，可 以在保证Flash的编程和擦除效率的情况下改善Flash的读应力和擦除干扰表现。
[0007] 本发明的一个实施例提供一种半导体器件，包括半导体衬底、位于所述半导体衬 底上的隧道氧化层、浮栅、栅间介电层和控制栅，其中，所述隧道氧化层的位于有源区边缘 区域的部分的厚度大于所述隧道氧化层的位于有源区中心区域的部分的厚度。
[0008] 可选地，所述隧道氧化层的位于有源区中心区域的部分的厚度为891。
[0009] 可选地，所述半导体器件还包括位于有源区两侧的嵌入所述半导体衬底内的浅沟 槽隔离。
[0010] 可选地，所述半导体器件还包括位于所述半导体衬底内且位于有源区边缘区域的 下方的隧道氧化层厚度促进区。
[0011] 可选地，所述隧道氧化层厚度促进区包括F离子。
[0012] 本发明的另一个实施例提供一种半导体器件的制造方法，所述方法包括：
[0013] 步骤S101:在半导体衬底上形成硬掩膜，利用所述硬掩膜对所述半导体衬底进行 刻蚀以形成位于有源区两侧的用于容置浅沟槽隔离的沟槽；
[0014] 步骤S102:进行离子注入以在所述半导体衬底内形成位于有源区边缘区域的下 方的隧道氧化层厚度促进区；
[0015] 步骤S103 :在所述沟槽内形成浅沟槽隔离；
[0016] 步骤S104:去除所述硬掩膜，在所述硬掩膜原来的位置形成隧道氧化层，其中所 述隧道氧化层的位于有源区边缘区域的部分的厚度大于所述隧道氧化层的位于有源区中 心区域的部分的厚度；
[0017] 步骤S105 :在所述隧道氧化层之上形成浮栅。
[0018] 可选地，在所述步骤S102中，所述离子注入所采用的离子包括F离子。
[0019] 可选地，所述步骤S103包括：
[0020] 在所述沟槽内填充隔离材料；
[0021] 通过CMP去除所述隔离材料位于所述硬掩膜之上的部分以形成浅沟槽隔离。
[0022] 可选地，在所述步骤S105之后还包括如下步骤：
[0023] 步骤S106 :去除所述浅沟槽隔离高于所述半导体衬底的部分；
[0024] 步骤S107 :形成位于所述浮栅之上的栅间介电层以及位于所述栅间介电层之上 的控制栅。
[0025] 本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器 件相连接的电子组件，所述半导体器件包括半导体衬底、位于所述半导体衬底上的隧道氧 化层、浮栅、栅间介电层和控制栅，其中，所述隧道氧化层的位于有源区边缘区域的部分的 厚度大于所述隧道氧化层的位于有源区中心区域的部分的厚度。
[0026] 本发明的半导体器件，由于隧道氧化层的位于有源区边缘区域的部分的厚度大于 隧道氧化层位于有源区中心区域的部分的厚度，因此可以在保证Flash的编程和擦除效率 的情况下改善Flash的读应力和擦除干扰表现。本发明的半导体器件的制造方法用于制造 上述的半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置采用了上述 半导体器件，因而同样具有上述优点。
【附图说明】
[0027] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0028] 附图中：
[0029] 图1为现有技术中的一种半导体器件的剖视图；
[0030] 图2为本发明实施例一的一种半导体器件的剖视图；
[0031] 图3A、图3B、图3C、图3D、图3E、图3F、图3G和图3H为本发明实施例二的半导体 器件的制造方法的相关步骤形成的结构的剖视图；
[0032] 图4为本发明实施例二的半导体器件的制造方法的一种流程图。
【具体实施方式】
[0033] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0034] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0035] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使 用和操作中的