器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可以另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0037] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0038] 这里参考作为本发明的理想实施例（和中间结构）的示意图的横截面图来描述发 明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因 此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致 的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓 度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋 藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示 意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0039] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本 发明还可以具有其他实施方式。
[0040] 实施例一
[0041] 本发明实施例提供一种半导体器件，可以为闪存（Flash)器件，例如p-Flash，也 可以为包括闪存器件的半导体器件。下面参照图2来介绍本发明实施例的半导体器件的典 型结构。其中，图2为本发明实施例的半导体器件的一种剖视图。
[0042] 如图2所示，本实施例的半导体器件包括半导体衬底200、位于半导体衬底200上 的隧道氧化层201、浮栅202、栅间介电层203和控制栅204,其中，隧道氧化层201的位于有 源区边缘区域的部分2011的厚度大于隧道氧化层201的位于有源区中心区域的部分2012 的厚度。
[0043] 其中，隧道氧化层201也称作栅极介电层。在本实施例中，隧道氧化层201位于有 源区中心区域的部分2012的厚度仍采用相应工艺节点的标准厚度，例如，在采用55nm工艺 节点的半导体器件制程中，隧道氧化层201位于有源区中心区域的部分2012的厚度仍设定 为89A左右。
[0044] 显然，采用上述结构的半导体器件，由于可以使得隧道氧化层201位于有源区中 心区域的部分2012的厚度保持不变，因而可以保证器件的编程和擦除效率。同时，由于隧 道氧化层201位于有源区边缘区域的部分2011的厚度得到提高，因此不易被损害，可以避 免存储的电荷的流失，改善器件的读应力和擦除干扰表现（readstress/erasedisturb)。
[0045] 在本实施例中，该半导体器件还包括位于有源区两侧的嵌入半导体衬底200内的 浅沟槽隔离4001，如图2所示。此外，该半导体器件还可以包括位于半导体衬底300内且位 于有源区边缘区域的下方的隧道氧化层厚度促进区5001，如图2所示。示例性地，隧道氧化 层厚度促进区5001包括F离子。
[0046] 其中，隧道氧化层厚度促进区5001可以在半导体器件的制造过程中促进隧道氧 化层的形成，保证最终形成的隧道氧化层201位于有源区边缘区域的部分2011的厚度大于 隧道氧化层201位于有源区中心区域的部分2012的厚度。
[0047] 本实施例的半导体器件由于隧道氧化层201位于有源区边缘区域的部分2011的 厚度大于隧道氧化层201位于有源区中心区域的部分2012,因此可以在保证Flash的编程 和擦除效率的情况下改善Flash的读应力和擦除干扰表现。
[0048] 实施例二
[0049] 下面，参照图3A至图3H以及图4来描述本发明实施例提出的半导体器件的制造 方法。其中，图3A至图3H为本发明实施例的一种半导体器件的制造方法的相关步骤形成 的结构的剖视图；图4为本发明实施例的半导体器件的制造方法的一种流程图。
[0050] 本发明实施例的半导体器件的制造方法，用于制造实施例一所述的半导体器件。 该半导体器件的制造方法，可以包括如下步骤：
[0051] 步骤A1 :提供半导体衬底200,在半导体衬底200上形成硬掩膜300,利用硬掩膜 300对半导体衬底200进行刻蚀以形成位于有源区两侧的用于容置浅沟槽隔离的沟槽400， 如图3A所示。
[0052] 示例性的，硬掩膜300包括第一硬掩膜层3001和位于其上的第二硬掩膜层3002， 如图3A所示。其中，第一硬掩膜层3001的材料可以为氧化硅，第二硬掩膜层3002的材料 可以为氮化硅。
[0053] 在本实施例中，半导体衬底200可以为多晶硅衬底或其他合适的衬底，在此并不 进行限定。
[0054] 步骤A2:进行离子注入以在所述半导体衬底200内形成位于有源区边缘区域的下 方的隧道氧化层厚度促进区5001，如图3B所示。
[0055] 其中，离子注入所注入的离子可以为F离子或其他合适的材料。其中，F离子可以 采用F2作为离子源。
[0056] 其中，隧道氧化层厚度促进区5001可以促进隧道氧化层的形成，因此最终形成的 隧道氧化层位于有源区边缘区域的部分的厚度将大于隧道氧化层位于有源区中心区域的 部分。
[0057] 步骤A3 :在沟槽400内形成浅沟槽隔离4001，如图3C所示。
[0058] 示例性地，在沟槽400内形成浅沟槽隔离4001的方法包括如下步骤：
[0059]在沟槽400内填充隔离材料；
[0060] 通过CMP去除隔离材料位于硬掩膜300之上的部分，以形成浅沟槽隔离4001。[0061] 其中，隔离材料可以为氧化硅或其他合适的材料。
[0062] 步骤A4 :去除硬掩膜300,如图3D所示。
[0063] 其中，去除硬掩膜300的方法，可以为刻蚀或其他合适的方法。
[0064] 步骤A5:在硬掩膜300原来的位置形成隧道氧化层201，其中隧道氧化层201的位 于有源区边缘区域的部分2011的厚度大于隧道氧化层201的位于有源区中心区域的部分 2012的厚度，如图3E所示。
[0065] 也就是说，隧道氧化层201位于隧道氧化层厚度促进区5001上方的部分的厚度大 于其他部分的厚度。
[0066] 在本实施例中，由于隧道氧化层厚度促进区5001可以促进隧道氧化层的形成，因 此最终形成的隧道氧化层201位于有源区边缘区域的部分2011的厚度大于隧道氧化层201 位于有源区中心区域的部分2012的厚度。
[0067] 在一个对比实验中，在其他工艺条件完全相同的情况下，在不形成隧道氧化层厚 度促进区5001时，隧道氧化层201位于有源区边缘区域的部分2011的厚度为22.2A,在形 成隧道氧化层厚度促进区5001时，隧道氧化层201位于有源区边缘区域的部分2011的厚 度为23,1A。通过该对比实验可以说明，隧道氧化层厚度促进区5001可以促进隧道氧化层 的形成，从而使得隧道氧化层201位于有源区边缘区域的部分2011的厚度大于隧道氧化层 201位于有源区中心区域的部分2012。
[0068] 显然，采用本实施例的方法最终制得的半导体器件，可以使得