四方平面无引脚的封装结构及其封装方法
【技术领域】
[0001 ] 本发明关于一种封装结构及其封装方法，特别是指一种四方平面无弓I脚的封装结构及该结构的封装方法。
【背景技术】
[0002]随着科技日新月异，高科技电子工业快速地发表各种包含多功能、更人性化的电子产品，因此，半导体封装在尺寸缩小工艺上也有着快速的发展，例如四方无引脚封装(Quad Flat Non-lead Package, QFN)或是圆片级芯片尺寸封装(Wafer Level Chip SizePackage, WLCSP)，其目的除了减少元件体积外，还能有效降低生产成本，并得到较佳的电性。
[0003]现有的QFN封装方法是将芯片以上片制程设置于导线架，且通过多条焊线电性连接至导线架，接着形成封装胶体以包覆导线架、芯片及焊线来完成QFN封装结构。
【发明内容】
[0004]本发明的主要目的在于提供一种四方平面无引脚的封装结构及其封装方法，其不仅可解决导脚飞脱的问题，更能加强表面黏着技术(Surface Mount Technology)的接着力。
[0005]为了达成上述目的，本发明所提供的四方平面无引脚的封装方法，其包含下列步骤:
[0006]提供一薄膜层；
[0007]提供一导通层于该薄膜层的表面；
[0008]透过电路布局手段使该导通层形成一基座及多个导通线路，而各该导通线路邻近于该基座且彼此互不导通；
[0009]提供一芯片且以固定手段将该芯片设置于该基座；
[0010]利用电性连接手段使该芯片电性连接各该导通线路；
[0011]形成一封装胶体以覆盖该芯片及各该导通线路；
[0012]透过钻孔手段使该薄膜层形成多个通孔，以供各该导通线路裸露于各该通孔；以及
[0013]提供多个金属凸块于各该通孔中且分别电性连接各该导通线路。
[0014]其中，还包含有铺设一具黏性胶体于该薄膜层，用以黏着该导通层。
[0015]其中，该固定手段为上片制程(Die Attached)。
[0016]其中，该电性连接手段为焊线制程(Wire Bonding)。
[0017]其中，该钻孔手段为激光钻孔制程(Laser Drill Hole)。
[0018]其中，该封装胶体是以模压(Molding)方式所形成。
[0019]为了达成上述目的，本发明另提供的四方平面无引脚的封装结构，其包含有一薄膜层、一导通层、一芯片、一封装胶体以及多个金属凸块，其中该薄膜层具有多个通孔，该导通层设于该薄膜层且具有一基座及多个导通线路，该基座与各该导通线路彼此互不相连，而各该导通线路位于各该通孔，该芯片固设于该基座且电性连接于各该导通线路，该封装胶体覆盖该导通层及该芯片，各该金属凸块分别位于各该通孔中，各该金属凸块一端电性连接于各该导通线路，另一端突出于各该通孔。
[0020]其中还包含有至少一焊线，电性连接该芯片与各该导通线路。
[0021]其中该薄膜层设有一胶体，该胶体黏固该基座及各该导通线路。
[0022]由此，本发明的四方平面无引脚的封装结构及其封装方法不仅可以解决导脚飞脱的问题，同时更能加强表面黏着技术的接着力。
【附图说明】
[0023]以下将通过所列举的实施例，配合随附的图式，详细说明本发明的技术内容及特征，其中:
[0024]图1为本发明的结构示意图。
[0025]图2a至图2g为本发明的四方平面无引脚的封装方法的流程图。
[0026]【符号说明】
[0027]10封装结构
[0028]20薄膜层21胶体
[0029]23 通孔
[0030]30导通层31基座
[0031]33导通线路
[0032]40 芯片
[0033]50封装胶体
[0034]60金属凸块
[0035]70 焊线
[0036]Fl横向作用力F2纵向作用力
【具体实施方式】
[0037]为能进一步了解本发明的构成、特征及其目的，以下乃举本发明的若干实施例，并配合图式详细说明如后，同时让熟悉该技术领域者能够具体实施，但以下所述者，仅是为了说明本发明的技术内容及特征而提供的一实施方式，凡为本发明领域中具有一般通常知识，于了解本发明的技术内容及特征之后，以不违背本发明的精神下，所为的种种简单的修饰、替换或构件的减省，皆应属于本发明意图保护的范畴。
[0038]为了详细说明本发明的结构、特征及功效所在，兹列举一较佳实施例并配合下列图式说明如后，其中:
[0039]请参阅图1所示，本发明一种四方平面无引脚的封装结构10包含有一薄膜层20、一导通层30、一芯片40、一封装胶体50,以及多个金属凸块60。
[0040]该薄膜层20设有一胶体21且具有多个贯穿该薄膜层20与该胶体21的通孔23。在本发明该较佳实施例中，该薄膜层20不仅可如前述为一单面设有黏胶的薄膜，还可为一种胶带。
[0041]该导通层30设于该薄膜层20且具有一基座31及多个导通线路33，该基座31与各该导通线路33彼此互不相连，并且各该导通线路33分别位于各该通孔23。在本发明较佳实施例中，该基座31与各该导通线路33均为铜箔(Cu foil)，该基座31黏固于该胶体21上，而各该导通线路33大部分的面积与该基座31相同黏固于该胶体21上，仅有少部分位于各该通孔23的面积未被胶体21所黏固。
[0042]该芯片40固设于该基座21，且透过一焊线70将该芯片40与各该导通线路33作电性连接。在本发明该较佳实施例中，该焊线70的数量并不局限为一，其数量可依实际使用的需求而增加，例如图1所示，该焊线70的数量为二，且二焊线70分别电性连接于二导通线路33。
[0043]该封装胶体50覆盖该导通层30及该芯片40，用以保护该芯片40、各该导通线路33以及各该焊线70。
[0044]各该金属凸块60分别位于各该通孔23中，且各该金属凸块60 —端电性连接于各该导通线路33，另一