专利名称：先进方形扁平无引脚封装的表面贴装技术工艺及其模板的制作方法
技术领域：
本发明有关于一种先进方形扁平无引脚封装的表面贴装技术及其使用的模板，特别有关于一种先进方形扁平无引脚封装的芯片垫的焊点设计。
背景技术：
先进方形扁平无引脚封装(advancedquad flat no-lead(aQFN)package,以下简称aQFN封装)为不需引脚、多列及细微间距导线架的芯片封装，其具有厚度小、脚位面积小(small footprint)、重量轻和不受限于输入/输出(I/O)配置设计等优点，因而具有杰出的电性能和热性能。aQFN封装可使用作为高产量、或对价格敏感的客户端应用，例如电信产品、便携式产品、电子消费产品和中等引脚数的芯片封装(medium lead count package)。并且，因为aQFN封装以铜线取代金线，所以具有明显的成本优势。aQFN封装可以因为低线材成本而增加价格上的竞争力。然而，aQFN封装与印刷电路板(PCB)的表面贴装技术(surfacemounttechnology,以下简称SMT)的工艺可靠度会遭受位于aQFN封装的芯片垫(die pad)/接触端子(引脚)和印刷电路板之间的焊点(solderjoint)的应力影响，因而导致焊点破裂问题。在此技术领域中，需要一种先进方形扁平无引脚封装的表面贴装技术，以改善上述缺点。
发明内容
为了解决aQFN的芯片垫与PCB之间焊点可靠性的技术问题，本发明提供一种先进方形扁平无引脚封装的表面贴装技术工艺及其使用的模板。本发明的一实施方式提供一种先进方形扁平无引脚封装的表面贴装技术工艺，包括提供印刷电路板；于印刷电路板的顶面上架设模板，其具有多个第一开孔；将锡膏印刷穿过第一开孔，以于印刷电路板的顶面上形成多个第一锡膏图案；移开模板；进行零件贴装工艺，将先进方形扁平无引脚封装置于上述印刷电路板的上述顶面上，其中先进方形扁平无引脚封装包括芯片垫，具有上表面和下表面；以及多个接触端子，围绕芯片垫；其中第一锡膏图案接触芯片垫的下表面，其中第一开孔和芯片垫的下表面的面积比例介于1:2和1:10之间；以及进行回焊工艺，以熔化第一锡膏图案成为第一液化锡膏，其中第一液化锡膏的一部分围绕芯片垫的侧壁。本发明另一实施方式提供一种先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，包括钢薄板，具有中间区域和围绕中间区域的周围区域；多个第一开孔，穿过钢薄板，且位于中间区域中，其中第一开孔的位置对应先进方形扁平无引脚封装的芯片垫的位置，且第一开孔和芯片垫与印刷电路板接触的表面的面积比例介于1:2和1:10之间。本发明提供的先进方形扁平无引脚封装的表面贴装技术工艺及其使用的模板能通过控制模板的设计对应芯片垫的开孔和芯片垫的下表面两者的总面积比例，使其锡膏总量少于现有技术的完全覆盖芯片垫下表面的锡膏图案的锡膏总量。并且，在本发明实施方式的表面贴装技术，可以提升aQFN封装的机械强度。
图1为本发明一实施方式的先进方形扁平无引脚封装的剖面图。图2为本发明一实施方式的先进方形扁平无引脚封装的底视图。图3 7为本发明一实施方式的先进方形扁平无引脚封装的表面贴装技术。图8为本发明一实施方式的先进方形扁平无引脚封装的表面贴装技术使用的模板的上视图。图9a 9d显示本发明一实施方式的模板的第一开孔的不同设计。
具体实施例方式在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准贝U。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。图1为本发明一实施方式的方形扁平无引脚封装(advanced quadflatno-lead (aQFN) package,以下简称aQFN封装)500的剖面图。如图1所示，aQFN封装500包括芯片垫(die pad) 200，位于aQFN封装500的中间区域中，芯片垫200具有上表面204和下表面206。芯片垫200的上表面204凹陷形成凹槽202，用以使芯片208设置于其中。芯片208可通过黏着层240贴附至凹槽202的底面238。而芯片垫200的上表面204和下表面206上分别设置金属层212和214。芯片垫200包括上方侧壁210和下方侧壁216，分别与上表面204和下表面206邻接。注意芯片垫200的上方侧壁210和下方侧壁216分别朝上表面204和下表面206倾斜。aQFN封装500更包括独立的接触端子(引脚)218，围绕芯片垫200。在本发明一实施方式中，接触端子(引脚)218系以排列为具有最小间距(pitch)Pl的阵列。每一个接触端子(引脚)218具有上表面220和下表面222，而每一个接触端子(引脚)218的上表面220和下表面222上分别设置金属层224和226。注意每一个接触端子(引脚)218的上方侧壁240和下方侧壁242分别朝上表面220和下表面222倾斜。芯片208具有接合垫236设置于其上，用以做为输入/输出(I/O)连接。导线228电性连接接合垫236和芯片垫200的金属层212，以及接触端子(引脚)218的金属层224。在本发明一实施方式中，芯片垫200和接触端子(引脚)218通过对单一金属(例如铜)载板进行蚀刻和切割工艺而形成。aQFN封装500更包括封胶模盖(mold cap) 230，覆盖芯片垫200与接触端子(引脚)218的上部、芯片208和导线228。图2为本发明一实施方式的先进方形扁平无引脚封装500的底视图。aQFN封装500的芯片垫200的被图2所示的金属层214覆盖的下表面206 (如图1所示)的面积远大于每一个接触端子(引脚)218的被图2所示的金属层226覆盖的下表面222 (如图1所示)的面积。在本发明一实施方式中，芯片垫200可视为芯片208的散热垫(thermal pad)或接地垫(ground pad)。另外,aQFN封装500更包括用于对准工艺的对准标记232。而且，对准标记232具有金属层244，涂布于其底面上。图:Γ7为本发明一实施方式的先进方形扁平无引脚封装500的表面贴装技术的工艺。如图3所示，首先，提供印刷电路板262。在本发明一实施方式中，印刷电路板(PCB)262可包括散热垫(thermal pad)/接地垫(ground pad) 266及数个各自独立的接合垫264(例如信号垫或电源垫)。如图3所示的aQFN封装500用以显示aQFN封装500的接触端子(引脚)218位置与印刷电路板(PCB) 262的各自独立的接合垫264位置之间的关系，以及aQFN封装500的芯片垫200位置与印刷电路板(PCB) 262的散热垫(thermal pad) /接地垫(ground pad) 266位置之间的关系。如图3所示，印刷电路板(PCB) 262的各自独立的接合垫264的位置分别对应至aQFN封装500的接触端子(引脚)218的位置，且印刷电路板(PCB) 262的散热垫(thermal pad) /接地垫(ground pad) 266位置对应至aQFN封装500的芯片垫200的位置。接着，于印刷电路板262的顶面261上方架设具有多个第一开孔406和多个第二开孔408的模板400。模板400用于后续锡膏印刷工艺期间，分别在印刷电路板262的散热垫/接地垫266及各自独立的接合垫264上形成多个锡膏图案。因此，如图3所示，第一开孔406大致上对准印刷电路板262的散热垫/接地垫266，且第二开孔408大致上分别对准印刷电路板262的各自独立的接合垫264。图8为本发明一实施方式的先进方形扁平无引脚封装500的表面贴装技术使用的模板400的上视图。如图3、8所示，模板400包括钢薄板450，具有中间区域402和围绕中间区域402的周围区域404。在本发明一实施方式中，中间区域402对应印刷电路板262的散热垫/接地垫266的占据位置，且周围区域404对应至印刷电路板262的各自独立的接合垫264的占据位置。如图8所示， 模板400包括穿过钢薄板450的多个第一开孔406，且位于中间区域402中。第一开孔406彼此隔离。并且设计第一开孔406的位置大致上对应于aQFN封装500的芯片垫200的位置(如图1所不)。在本发明一实施方式中，第一开孔406的总面积设计等于印刷电路板262的散热垫/接地垫266的总面积，但小于aQFN封装500的芯片垫200的下表面206的总面积。在本发明一实施方式中，第一开孔406的总面积与芯片垫200的下表面206(如图1所示)的总面积的面积比例介于1:2和1:10之间。上述模板400更包括穿过钢薄板450的多个第二开孔408，且位于周围区域404中。如图8所示，在本发明一实施方式中，第二开孔408排列为具有最小间距(pitch)P2的阵列。并且，第二开孔408的位置设计分别对应至aQFN封装500的接触端子(引脚)218 (如图1所示)的位置。因此，第二开孔408之间具有最小间距P2，其等于接触端子(引脚)218之间的最小间距Pl。在本发明一实施方式中，每一个第二开孔408与印刷电路板262的每一个各自独立的接合垫264和每一个接触端子(引脚)218的下表面222可具有大致上相同的形状和面积。在本发明一实施方式中，每一个第二开孔408和印刷电路板262的每一个各自独立的接合垫264与aQFN封装500的每一个接触端子(引脚)218的下表面222的面积比例约为1:1。在本发明其他实施方式中，可设计每一个第二开孔408的面积小于印刷电路板262的每一个各自独立的接合垫264，同时也小于aQFN封装500的每一个接触端子(引脚)218的下表面222的面积。
图9a 9d显示本发明一实施方式的模板400 (如图8所示)的第一开孔的不同设计。在本发明一实施方式中，第一开孔406的数量可以大于二。如图9a所示，在本发明一实施方式中，可设计两个三角形的第一开孔406a，且两个三角形的第一开孔406a的底边为彼此相对。在本发明一实施方式中，数量大于二的第一开孔406可排列为一阵列。如图％、9c、9d所不的第一开孔406b、406c、406d可分别排列为2x2、4x4、8x8阵列。注意第一开孔406的数量和形状依据设计而定，并非为本发明实施方式所限制。接着,如图4所示,进行锡膏印刷工艺,使用刮刀(squeeze) 246将锡膏248印刷穿过模板400的第一开孔406,以于印刷电路板262的散热垫/接地垫266上形成多个第一锡膏图案250。在进行锡膏印刷工艺期间，锡膏248也会印刷穿过模板400的第二开孔408，以分别于印刷电路板262的各自独立的接合垫264上形成多个第二锡膏图案252。接着，如图5所示，进行锡膏印刷工艺之后，移开如图4所示的模板400。如图5所示，形成与印刷电路板262的散热垫/接地垫266重叠的第一锡膏图案250。并且，第二锡膏图案252的边界分别对准印刷电路板262的各自独立的接合垫264的边界。接着，如图6所示,进行零件贴装工艺(component placementprocess),将aQFN封装500置于印刷电路板262上。进行零件贴装工艺之后，第一锡膏图案250对准并接触至aQFN封装500的芯片垫200的下表面206，而第二锡膏图案252分别对准并接触至aQFN封装500的接触端子(引脚)218的下表面222。在本发明一实施方式中，通过控制模板400的第一开孔406和芯片垫200的下表面206两者的面积比例，设计第一锡膏图案250，使其不会完全覆盖芯片垫200的下表面206。因此，相较于现有技术的完全覆盖芯片垫下表面的锡膏图案，利用模板400的第一开孔406的设计可减少印刷于芯片垫200的下表面206上的锡膏总量。接着,如图7所示,进行回焊工艺(reflow process),以熔化彼此隔离的第一锡膏图案250成为覆盖芯片垫200的下表面206的第一液化锡膏250a。并且，回焊工艺期间会熔化第二锡膏图案252成为分别覆盖接触端子(引脚)218的下表面222的多个第二液化锡膏252a。注意位于芯片垫200的下表面206上(面积远大于接触端子(引脚)218的下表面222)的第一液化锡膏250a具有较少的锡膏总量。因此，第一液化锡膏250a对其上的aQFN封装500的芯片垫200的抵抗力会小于现有技术的完全覆盖芯片垫下表面的锡膏。因此，在回焊工艺期间，会因为aQFN封装500的重量而挤压第一液化锡膏250a而使其往上覆盖芯片垫200的下方侧壁216。进行回焊工艺之后，第一液化锡膏250a的一部分会围绕芯片垫200的下方侧壁216，而第一液化锡膏250a的剩余部分位于芯片垫200和印刷电路板262的散热垫(thermal pad)/接地垫(ground pad) 266之间。并且,进行回焊工艺之后,第二液化锡膏252a的一部分会围绕接触端子(引脚)218的下方侧壁242，而第一液化锡膏250a的剩余部分位于接触端子(引脚)218和印刷电路板262的接合垫264之间。请再参考图7，进行冷却工艺，以固化第一液化锡膏250a为第一焊点(solderjoint) 250a，其可视为aQFN封装500的芯片垫200和印刷电路板262的散热垫(thermalpad)/接地垫(ground pad) 266之间的电性连接。在冷却工艺期间也会固化第二液化锡膏252a为第二焊点(solder joint) 252a，其可视为aQFN封装500的接触端子(引脚)218和印刷电路板262的接合垫264之间的电性连接。如图7所不,在本发明一实施方式中,第一焊点(solder joint) 250a可具有围绕芯片垫200的下方侧壁216的楔状部分，以钳住芯片垫200。因此，可以提升aQFN封装500的芯片垫200和印刷电路板262的散热垫(thermalpad)/接地垫(ground pad) 266之间的机械强度。在本发明其他实施方式中，每一个第二焊点(solder joint) 252a可具有围绕接触端子(引脚)218的下方侧壁242的楔状部分，以钳住接触端子(引脚)218。本发明实施方式提供先进方形扁平无引脚(aQFN)封装的表面贴装技术(SMT)及其使用的模板。在本发明实施方式的表面贴装技术(SMT)的锡膏印刷工艺中，通过控制模板的设计对应至芯片垫的开孔和芯片垫的下表面两者的总面积比例，以使连接至芯片垫的锡膏图案设计为不会完全覆盖芯片垫的下表面。因此，可减少连接至芯片垫的下表面上的锡膏总量，使其少于现有技术的完全覆盖芯片垫下表面的锡膏图案的锡膏总量。并且，在本发明实施方式的表面贴装技术(SMT)的回焊工艺中，位于芯片垫的下表面上(其面积远大于引脚的下表面)的液化锡膏的锡膏总量较少。因此，相较于现有技术的完全覆盖芯片垫下表面的锡膏，本发明实施方式的总量较少的液化锡膏对其上的aQFN封装的芯片垫的阻力较小。因此，在回焊工艺期间，会因为aQFN封装的重量而挤压液化锡膏而使其往上覆盖芯片垫的下方侧壁。在进行冷却工艺以固化液化锡膏为焊点时，上述焊点可具有围绕芯片垫的下方侧壁的楔状部分，以钳住芯片垫。因此，可以提升aQFN封装的芯片垫和印刷电路板的散热垫(thermal pad) /接地垫(ground pad)之间的机械强度。本领域中技术人员应能理解，在不脱离本发明的精神和范围的情况下，可对本发明做许多更动与改变。因此，上述本发明的范围具体应以后附的权利要求界定的范围为准。
权利要求
1.一种先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，包括下列步骤: 提供印刷电路板； 于所述印刷电路板的顶面上架设模板，其具有多个第一开孔； 将锡膏印刷穿过所述多个第一开孔，以于所述印刷电路板的所述顶面上形成多个第一锡骨图案； 移开所述模板； 进行零件贴装工艺，将先进方形扁平无引脚封装置于所述印刷电路板的所述顶面上，其中所述先进方形扁平无引脚封装包括: 芯片垫，具有上表面和下表面；以及 多个接触端子，围绕所述芯片垫； 其中所述多个第一锡膏图案接触所述芯片垫的所述下表面，其中所述多个第一开孔和所述芯片垫的所述下表面的面积比例介于1:2和1:10之间；以及 进行回焊工艺，以熔化所述多个第一锡膏图案成为第一液化锡膏，其中所述第一液化锡膏的部分围绕所述芯片垫的侧壁。
2.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，更包括冷却所述第一液化锡膏，使其形成第一焊点。
3.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，所述模板具有与所述多个第一开孔隔离的多个第二开孔。
4.如权利要求3所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，于所述印刷电路板的所述顶面上形成所述多个第一锡膏图案期间更包括将所述锡膏印刷穿过所述多个第二开孔，以分别于所述印刷电路板的所述顶面上形成多个第二锡膏图案。
5.如权利要求4所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，进行所述零件贴装工艺之后，所述多个第二锡膏图案分别接触所述多个接触端子的下表面。
6.如权利要求4所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，进行所述回焊工艺包括分别熔化所述多个第二锡膏图案成为多个第二液化锡膏，其中每一个所述多个第二液化锡膏的一部分围绕每一个所述多个接触端子的侧壁。
7.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，进行所述零件贴装工艺之后，所述多个第一锡膏图案位于所述芯片垫的所述下表面的边界内。
8.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，所述多个第一开孔彼此隔离。
9.如权利要求1 所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，所述多个第一开孔排列为阵列。
10.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，所述第一液化锡膏的剩余部分位于所述芯片垫和所述印刷电路板之间。
11.如权利要求1所述的先进方形扁平无引脚封装的表面贴装技术工艺，其特征在于，所述芯片垫的所述侧壁邻接所述芯片垫的所述下表面。
12.一种先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，包括: 钢薄板，具有中间区域和围绕所述中间区域的周围区域；以及 多个第一开孔，穿过所述钢薄板，且位于所述中间区域中，其中所述多个第一开孔的位置对应先进方形扁平无引脚封装的芯片垫的位置，且所述多个第一开孔和所述芯片垫与印刷电路板接触的表面的面积比例介于1:2和1:10之间。
13.如权利要求12所述的先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，更包括多个第二开孔，穿过所述钢薄板，且位于所述周围区域中，其中当所述模板架设于所述先进方形扁平无引脚封装的上方时，所述多个第二开孔的位置分别对应所述先进方形扁平无引脚封装的多个接触端子的位置。
14.如权利要求12所述的先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，所述多个第一开孔彼此隔离。
15.如权利要求12所述的先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，所述多个第一开孔排列为阵列。
16.如权利要求12所述的先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，所述多个第二开孔的间距等于所述多个接触端子的间距。
17.如权利要求12所述的先进方形扁平无引脚封装的表面贴装技术工艺使用的模板，其特征在于，所述中 间区域的边界对应所述先进方形扁平无引脚封装的所述芯片垫的边界。
全文摘要
本发明提供一种先进方形扁平无引脚封装的表面贴装技术工艺及其使用的模板，包括提供印刷电路板；于印刷电路板的顶面上架设模板，其具有第一开孔；将锡膏印刷穿过第一开孔，以于印刷电路板的顶面形成第一锡膏图案；移开模板；进行零件贴装工艺，将先进方形扁平无引脚封装置于印刷电路板的顶面，其中先进方形扁平无引脚封装包括芯片垫；第一锡膏图案接触芯片垫的下表面，第一开孔和芯片垫的下表面的面积比例介于1∶2和1∶10之间；进行回焊工艺，熔化第一锡膏图案成为第一液化锡膏，其中第一液化锡膏的一部分围绕芯片垫的侧壁。本发明提供的先进方形扁平无引脚封装的表面贴装技术工艺的锡膏总量少于现有技术的完全覆盖芯片垫下表面的锡膏图案的锡膏总量。
文档编号H05K3/34GK103140055SQ20121048773
公开日2013年6月5日 申请日期2012年11月26日 优先权日2011年11月28日
发明者许志岱, 陈南诚, 江志铭, 洪宏昌, 钟鑫 申请人:联发科技(新加坡)私人有限公司