专利名称：具错位式引脚弯折的半导体封装载膜与封装构造的制作方法
技术领域：
本发明涉及一种适用于半导体封装的晶片栽体，特别是涉及一种具错 位式引脚弯折的半导体封装载膜以及使用该载膜的半导体封装构造。
背景技术：
依据半导体产品的用途变化，其晶片载体可以选用印刷电路板、导线 架与电路薄膜，其中电路薄膜具有可挠曲性与薄化的优点。例如，目前的巻带式承栽封装(Tape Carrier Package, TCP)与薄膜覆晶封装 (Chip-On-Film package, COF)皆是采用电路薄膜作为晶片载体。在封装之 前，电路薄膜是一巻带中的一单元，而能以巻带传输方式进行半导体封装 作业。如图1所示，现有的半导体封装载膜100包括一可挠性介电层110、多 数个引脚120以及一防焊层130。该些引脚120形成于该可挠性介电层110 上，而该防焊层130局部覆盖该些引脚120。大部份的每一引脚120可区分 为一外引脚122、 一内引脚123以及一斜向的扇出线124,该些扇出线124 连接于该些内引脚123与该些外引脚122之间，而使该些外引脚122能更 加分散，以供接合至一外部印刷电路板或一玻璃面板。该可挠性介电层110 具有一晶片接合区lll,其显露该些引脚120的内引脚123的内端，以供接 合晶片。然而在该些外引脚122与该些扇出线124之间形成有多数个弯折 点121,其位于一半导体封装构造在使用状态上的可挠曲部位，弯曲该栽膜 100的两侧皆会造成该些引脚120的外应力会集中至该些弯折点121，使得 少数的该些引脚120会有断裂(如图1所示的断裂处121A)引起电性断路的 问题，导致整个半导体封装产品无法运作。有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此 类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积 极加以研究创新，以期创设一种新型结构的具错位式引脚弯折的半导体封 装载膜与封装构造，能够改进一般现有的半导体封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设 出确具实用价值的本发明。发明内容本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而提供一种新型结构的具错位式引脚弯折的半导体封装载膜与封装构造，所 要解决的技术问题是利用将引脚弯折点错开的设计，可错开引脚的拉扯应 力，防止引脚的弯折点在同一直线上易产生断裂的问题，从而更加适于实 用。本发明的目的及解决其技术问题是釆用以下技术方案来实现的。依据 本发明， 一种具错位式引脚弯折的半导体封装栽膜包括一可挠性介电层、 多数个第一引脚、多数个第二引脚以及一防焊层。该可挠性介电层的一表面定义有一晶片接合区。该些第一引脚形成于该可挠性介电层上，其中每 一第一引脚具有一第一弯折点与一连接该第一弯折点的一第一外引脚。该些第二引脚形成于该可挠性介电层上，其中每一第二引脚具有一第二弯折点与一连接该第二弯折点的一第二外引脚。该防焊层形成于该可挠性介电 层上，以局部覆盖该些第一引脚与该些第二引脚。其中，该些第一外引脚 与该些第二外引脚位于该晶片接合区的一相同侧，并且该些第一弯折点排 列在一第一直线，该些第二弯折点排列在一第二直线，其不同于该第一直 线并与该第一直线有一位置差。藉此，使应力不会集中在同一直线上，防 止引脚在弯折点断裂的问题。此外，另揭示使用该半导体封装载膜的一半 导体封装构造。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的半导体封装载膜中，该第二直线与该第一直线可相互平行。 在前述的半导体封装载膜中，每一第一引脚可具有一第一内引脚与一斜向的第一扇出线，该第一扇出线与对应第一外引脚的最小夹角介于90度 至180度，该第一弯折点为该第一扇出线与该第一外引脚的连接点，并且 该第一外引脚具有一不被该防焊层覆盖的外露表面。在前述的半导体封装载膜中，每一第二引脚可具有一第二内引脚与一 斜向的第二扇出线，该第二扇出线与对应第二外引脚的最小夹角介于90度至180度，该第二弯折点为该第二扇出线与该第二外引脚的连接点，并且 该第二外引脚具有一不被该防焊层覆盖的外露表面。在前述的半导体封装载膜中，该些第二外引脚可较长于该些第一外引脚。在前述的半导体封装载膜中，该些第一外引脚与该些第二外引脚可皆 为输出讯号引脚。如上所述，本发明利用将引脚弯折点错开的设计，错开引脚的拉扯应 力，防止引脚的弯折点在同一直线上易产生断裂。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1:现有的半导体封装载膜的顶面示意图。图2:依据本发明的第一具体实施例， 一种具错位式引脚弯折的半导体 封装栽膜的顶面示意图。图3:依据本发明的第一具体实施例，使用该载膜的一种半导体封装构 造的截面示意图。图4:依据本发明的第二具体实施例，另一种具错位式引脚弯折的半导 体封装载膜的顶面示意图。100:半导体封装载膜110:可挠性介电层111:晶片接合区120:引脚121:弯折点121A:断裂处122:外引脚123:内引脚124:扇出线130:防焊层200:半导体封装载膜210:可挠性介电层211:晶片接合区212:第一直线213:第二直线220:第一引脚221:第一弯折点222:第一外引脚223:第一内引脚224:第一扇出线225:外露表面230:第二引脚231:第二弯折点232:第二外引脚233:第二内引脚234:第二扇出线240:防焊层250:第三引脚251:第三内引脚310:晶片311:凸块320:封胶体400:半导体封装载膜410:可挠性介电层411:晶片接合区412:第一直线413:第二直线420:第一引脚421:第一弯折点422:第一外引脚423:第一内引脚424:第一扇出线430:第二引脚431:第二弯折点432:第二外引脚433:第二内引脚434:第二扇出线440:防焊层450:第三引脚具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具错位式引脚弯折的 半导体封装载膜与封装构造其具体实施方式
、结构、特征及其功效，详细-说明如后。依据本发明的第一具体实施例，揭示一种具错位式引脚弯折的半导体封装载膜。如图2所示并配合参阅图3，该半导体封装载膜200主要包括一 可挠性介电层210、多数个第一引脚220、多数个第二引脚230以及一防焊 层240。该可挠性介电层210的一表面定义有一晶片接合区211。通常该可 挠性介电层210的材质可为聚亚酰胺(polyimide， PI)或聚酯类(PET)等。 在封装前，多数个载膜200可一体形成于一巻带，以供巻带式传输进行半 导体封装作业。该些第一引脚220形成于该可挠性介电层210上，其中每一第一引脚 220具有一第一弯折点221与一连接该第一弯折点221的一第一外引脚222。 每一第一引脚220由内而外可更具有一第一内引脚223与一斜向的第一扇 出线224。该第一扇出线224与对应第一外引脚222的最小夹角介于90度 至180度，该第一弯折点221为该第一扇出线224与该第一外引脚222的 连接点，并且如图2及图3所示，该第一外引脚222具有一不净皮该防焊层 240覆盖的外露表面225,以供接合一外部印刷电路板或是一玻璃基板(图 未绘出)。该些第二引脚230形成于该可挠性介电层210上，其中每一第二引脚 230具有一第二弯折点231与一连接该第二弯折点231的一第二外引脚232。 在本实施例中，每一第二引脚230可具有一第二内引脚233与一斜向的第 二扇出线234，该第二扇出线234与对应第二外引脚232的最小夹角介于 90度至180度，该第二弯折点231为该第二扇出线234与该第二外引脚232 的连接点，并且该第二外引脚232具有一不被该防焊层240覆盖的外露表 面225。利用该些第一扇出线224与该些第二扇出线234可使第一外引脚 222与第二外引脚232的节距大于第一内引脚223与第二内引脚233的节距。 在本实施例中，该些第一外引脚222与该些第二外引脚232可皆为输出讯 号引脚，^f旦亦不受局限地，亦可为输入讯号引脚。其中，该些第一外引脚222与该些第二外引脚232位在该晶片接合区 211的一相同側，并且该些第一弯折点221排列在一第一直线212,该些第 二弯折点231排列在一第二直线213，其不同于该第一直线212并与该第一 直线212有一位置差。藉此，当该半导体封装载膜200运用于一半导体封 装构造，弯曲该半导体封装栽膜200所产生的外应力可分散而不致于集中 在同一直线上，防止该些第一引脚220与该些第二引脚230在第一弯折点 "1与笫二弯折点231处产生断裂的问题。如图2所示，在本实施例中，该 些第二外引脚232可较长于该些第一外引脚222。该第二直线213与该第一成为u字状，该一个电极的结合部具有宽度达到该结合部中央的的宽幅部。
9.根据权利要求7所述的显示装置，其特征在于上述一个电极 的结合部的上述另一个电极一侧的边部构成为U字状，上述一个电极 的结合部的与上述另一个电极相反一侧的边部构成为工字状。与该些第二引脚430，其中覆盖区包括该些第一弯折点421与该些第二弯折 点431。并且，该些第一外引脚422与该些第二外引脚432位在该晶片接合 区411的一相同侧，并且该些第一弯折点421排列在一第一直线412，该些 第二弯折点431排列在一第二直线413,其不同于该第一直线412。该载膜 400可另包括多数个第三引脚450,其形成于该晶片接合区411的另一侧。 在本实施例中，该第一直线412与该第二直线413可为两条倾斜的直线， 而不在同一水平位置上。利用该些第一弯折点421与该些第二弯折点431 错开的设计可以避免实际封装产品在应用上外应力集中在同 一直线的弯折 点，进一步降低该些第一引脚420与该些第二引脚430在弯折点421、 431 处发生断裂的机率。在本实施例中，每一第一引脚420可具有一第一内引脚423与一斜向 的第一扇出线424，该第一扇出线424与对应第一外引脚422的最小夹角介 于90度至180度，该第一弯折点421为该第一扇出线424与该第一外引脚 422的连接点。每一第二引脚430可具有一第二内引脚433与一斜向的第二 扇出线434，该第二扇出线434与对应第二外引脚432的最小夹角介于90 度至180度，该第二弯折点431为该第二扇出线434与该第二外引脚432 的连接点。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1. 一种具错位式引脚弯折的半导体封装载膜，其特征在于包括一可挠性介电层，其一表面定义有一晶片接合区；多数个第一引脚，其形成于该可挠性介电层上，其中每一第一引脚具有一第一弯折点与一连接该第一弯折点的一第一外引脚；多数个第二引脚，其形成于该可挠性介电层上，其中每一第二引脚具有一第二弯折点与一连接该第二弯折点的一第二外引脚；及一防焊层，其形成于该可挠性介电层上，以局部覆盖上述第一引脚与第二引脚；其中，上述第一外引脚与第二外引脚位于该晶片接合区的一相同侧，并且上述第一弯折点排列在一第一直线，上述第二弯折点排列在一第二直线，该第二直线不同于该第一直线并具有一位置差。
2、 根据权利要求1所述的半导体封装栽膜，其特征在于其中所述的第二直线与第 一直线相互平行。
3、 根据权利要求1所述的半导体封装载膜，其特征在于其中所述的每 一第一引脚具有一第一内引脚与一斜向的第一扇出线，该第一扇出线与对 应第一外引脚的最小夹角介于90度至180度，该第一弯折点为该第一扇出 线与该第一外引脚的连接点，并且该第一外引脚具有一不被防焊层覆盖的 外露表面。
4、 根据权利要求3所述的半导体封装栽膜，其特征在于其中所述的每 一第二引脚具有一第二内引脚与一斜向的第二扇出线，该第二扇出线与对 应第二外引脚的最小夹角介于90度至180度，该第二弯折点为该第二扇出 线与该第二外引脚的连接点，并且该第二外引脚具有一不被防焊层覆盖的 外露表面。
5、 根据权利要求1或4所述的半导体封装载膜，其特征在于其中所述 的第二外引脚较长于第一外引脚。
6、 一种半导体封装构造，其特征在于包括 一半导体封装载膜，其包括一可挠性介电层，其一表面定义有一晶片接合区；多数个第一引脚，其形成于该可挠性介电层上，其中每一第一引 脚具有一第一弯折点与一连^^该第一弯折点的一第一外引脚；多数个第二引脚，其形成于该可挠性介电层上，其中每一第二引 脚具有一第二弯折点与一连接该第二弯折点的一第二外引脚；及一防焊层，其形成于该可挠性介电层上，以局部覆盖上述第一引脚与第二引脚；其中，上述第一外引脚与第二外引脚位于该晶片接合区的一相同侧， 并且上述第一弯折点排列在一第一直线，上述第二弯折点排列在一第二直线，该第二直线不同于该第一直线并具有一位置差；以及一晶片，其设置于该载膜的该晶片接合区并电性连接至上述第一引脚 与第二引脚。
7、 根据权利要求6所述的半导体封装构造，其特征在于其中所述的晶片设有多数个凸块，其接合至上述的引脚，该封装构造另包括有一封胶体， 其密封上述的凸块。
8、 根据权利要求6所述的半导体封装构造，其特征在于其中所述的第 二直线与第一直线相互平行。
9、 根据权利要求6所述的半导体封装构造，其特征在于其中所述的每 一第一引脚具有一第一内引脚与一斜向的第一扇出线，该第一扇出线与对 应第一外引脚的最小夹角介于90度至180度，该第一弯折点为该第一扇出 线与该第一外引脚的连接点，并且该第一外引脚具有一不被防焊层覆盖的 外露表面。
10、 根据权利要求9所述的半导体封装构造，其特征在于其中所述的 每一第二引脚具有一第二内引脚与一斜向的第二扇出线，该第二扇出线与 对应第二外引脚的最小夹角介于90度至180度，该第二弯折点为该第二扇 出线与该第二外引脚的连接点，并且该第二外引脚具有一不被防焊层覆盖 的外露表面。
全文摘要
一种具错位式引脚弯折的半导体封装载膜，主要包括一可挠性介电层、多数个形成于该可挠性介电层上的第一引脚与第二引脚以及一局部覆盖这些第一引脚与第二引脚的防焊层。每一第一引脚与第二引脚分别具有一第一弯折点与一第二弯折点。其中，该些第一引脚与该些第二引脚的外引脚位于该可挠性介电层的一相同侧，并且这些第一弯折点与第二弯折点排列在不同直线。藉此，使分散应力不致于集中在同一直线上，利用将引脚弯折点错开的设计，可错开引脚的拉扯应力，防止引脚的弯折点在同一直线易产生断裂的情形。另公开使用该载膜的半导体封装构造。
文档编号H01L23/48GK101231991SQ20071000264
公开日2008年7月30日 申请日期2007年1月24日 优先权日2007年1月24日
发明者刘孟学, 李明勋, 洪宗利 申请人:南茂科技股份有限公司