专利名称：保护外引脚之间焊点的半导体封装堆叠组合构造的制作方法
技术领域：
本发明涉及一种导线架基底半导体封装堆叠组合构造(lead frame-based POP device),特别是涉及一种可避免受到封胶体与导线架热 膨胀系数差异导致焊点断裂发生，还能防止引脚间电性短路，另还能吸收 封胶体与导线架热膨胀系数差异作用于外引脚之间焊点的应力的保护外引 脚之间焊点的半导体封装堆叠组合构造。
背景技术：
近年来高科技电子产品不断推出更人性化、功能更佳的电子产品，造成 产品有愈加轻、薄、短、小的趋势。因此， 一种半导体元件的组合型式是 将多个半导体封装件作纵向3D堆叠以符合小型表面接合面积与高密度元件 设置的要求，称之为半导体封装堆叠组合构造(lead frame-based POP device)。其中，可堆叠的半导体封装元件以导线架作为晶片载体，成本最 低,其是以延伸出元件(封胶体)的外引脚焊接并堆叠连接在一起，藉以达到 电路的串接，但外引脚之间焊点容易有断裂现象。
请参阅图1及图2所示，图1是现有习知的半导体封装堆叠组合构造 的前视示意图，图2是现有习知的半导体封装堆叠组合构造的局部侧视示 意图。现有习知的半导体封装堆叠组合构造IOO，主要包括一第一半导体封 装件110以及至少一堆叠在该第一半导体封装件110上的第二半导体封装 件120。该第一半导体封装件110与该第二半导体封装件120皆为导线架基 底，其内封装的晶片可为快闪内存(flash memory,快闪内存即快闪记忆体) 或双倍资料速度(DDR)的动态随机存取记忆体(memory,记忆体即存储介 质，存储器，内存等，以下均称为记忆体)，以增加记忆体容量或增加应用功 能。该第一半导体封装件110包括有一第一封胶体111、 一第一晶片112以 及一导线架的复数个第一外引脚113。其中，该些第一外引脚113可利用焊 料150表面接合至一电路板140。通常的导线架产品可为TSOP、 QFP、 TQFP 等等。
该第二半导体封装件120,包括有一第二封胶体121、 一第二晶片122 以及一导线架的复数个第二外引脚123。其中，第二半导体封装件120的第 二外引脚123是外露于该第二封胶体121,约为I形脚，其是为笔直并概与 在该第二封胶体121上的标示面为垂直，并以焊接物质130连接至第一半导 体封装件110的第一外引脚113的一区段。由于该些第一外引脚113与该些第二外引脚123之间焊点(即焊接物质130的位置)为独立形成，在温度 循环试验(temperature cycling test)中容易断裂。经试验与研究，外引脚 之间焊点的断裂原因为元件材料的热膨胀系数不匹配(CTE mismatch)所造
言，该第一、半5导体封装;牛:1 ;(T与该;二半导体封装;牛120的封胶体111与121 的热膨胀系数约为10 ppm/X:当低于玻璃转化温度(Tg)，约为36 ppm〃C当 高于玻璃转化温度(Tg)，其中封胶体的玻璃转化温度一般约为12(TC;而一 般导线架(即外引脚113与123)的材质为金属或合金材料，以铁镍合金 Alloy 42为例，其热膨胀系数约为4. 3 ppm/°C。因此，当半导体封装堆叠 组合构造100的温度越高，封胶体111与121的体积热膨胀量越大，与外引 脚113与123膨胀拉伸量差异越大，封胶体111与121之间的接触界面产 生了拉扯该些第二引脚123的应力(如图l所示)。故该些第二引脚123的 部分焊点承受过大集中的应力，特别是该些第二引脚123的侧边缘引脚,会 存在有焊点断裂的问题。
由此可见，上述现有的半导体封装堆叠组合构造在结构与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被 发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关 业者急欲解决的问题。因此如何能创设一种新型结构的保护外引脚之间焊 点的半导体封装堆叠组合构造，实属当前重要研发课题之一，亦成为当前 业界极需改进的目标。
有鉴于上述现有的半导体封装堆叠组合构造存在的缺陷，本发明人基 于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的 运用，积极加以研究创新，以期创设一种新型结构的保护外引脚之间焊点 的半导体封装堆叠组合构造，能够改进一般现有的半导体封装堆叠组合构 造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改 进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装堆叠组合构造存在的 缺陷，而提供一种新型结构的保护外引脚之间焊点的半导体封装堆叠组合 构造，所要解决的技术问题是使其能使外引脚之间焊点的应力分散，进而可 以避免受到封胶体与导线架的热膨胀系数的差异导致焊点断裂的发生。此 夕卜，能够防止引脚之间电性短路，非常适于实用。
本发明的另一目的在于，提供一种保护外引脚之间焊点的半导体封装 堆叠组合构造，所要解决的技术问题是使其能吸收封胶体与导线架的热膨胀系数的差异作用于外引脚之间焊点的应力，从而更加适于实用。
本发明的还一目的在于，提供一种保护外引脚之间焊点的半导体封装 堆叠组合构造，所要解决的技术问题是使其能够包覆焊接物质在外引脚之 间焊点，有助于传导热量，而能在高温下维持外引脚之间的电性连接，从而 更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种保护外引脚之间焊点的半导体封装堆叠组合构造，其包
括:一第一半导体封装件，包括一第一封胶体、至少一被密封在该第一封胶 体的第一晶片以及一导线架的复数个第一外引脚，其中该些第一外引脚是 由该第一封胶体的侧边延伸且外露；至少一第二半导体封装件，其接合于 该第一半导体封装件上，该第二半导体封装件包括一第二封胶体、至少一被 密封在该第二封胶体的第二晶片以及一导线架的复数个第二外引脚，其中 该些第二外引脚是由该第二封胶体的侧边延伸且外露；焊接物质，其是焊接 该些第二外引脚的端面与对应该些第一外引脚的一区段；以及介电涂胶，其 沿着该第 一半导体封装件的第 一封胶体侧边而形成于第二半导体封装件的 该些第二外引脚的端面，以连接该些第二外引脚并包覆该焊接物质。 本发明的目的及解决其技术问题还可采用以下技术措施进一 步实现。 前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是为低模数，以吸收该些第一外引脚与该些第二外引脚之间的应 力。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是为导热硅胶。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 第二封胶体是叠合接触于该第 一封胶体。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是部分密封该焊接物质。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是完全密封该焊接物质。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是为团块状。
前述的保护外引脚之间焊点的半导体封装堆叠组合构造，其中所述的 介电涂胶是为胶条状。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达 到上述目的，依据本发明一种保护外引脚之间焊点的半导体封装堆叠组合 构造，主要包括一第一半导体封装件、至少一第二半导体封装件、焊接物 质以及非导电性涂胶。该第一半导体封装件包括一第一封胶体、至少一被密封在该第 一封胶体的第 一 晶片以及一导线架的复数个第 一外引脚，其中 该些第一外引脚是由该第 一封胶体的侧边延伸且外露。该第二半导体封装 件是接合于该第 一半导体封装件上，该第二半导体封装件包括一第二封胶 体、至少 一被密封在该第二封胶体的第二晶片以及一导线架的复数个第二 外引脚，其中该些第二外引脚是由该第二封胶体的侧边延伸且外露。该焊
接物质是焊接该些第二外引脚的端面与对应该些第一外引脚的一区段。该 非导电性涂胶是沿着该第 一半导体封装件的第 一封胶体侧边而形成于第二 半导体封装件的该些第二外引脚的端面，以连接该些第二外引脚并包覆该 焊接物质。藉以可以达到外引脚之间焊点的应力分散，并能够防止短路。
在前述的半导体封装堆叠组合构造中，该介电涂胶是可为低模数，以吸 收该些第一外引脚与该些第二外引脚之间的应力。在前述的半导体封装堆 叠组合构造中，该介电涂胶可为导热硅胶。在前述的半导体封装堆叠组合 构造中，该第二封胶体可叠合接触于该第一封月交体。在前述的半导体封装 堆叠组合构造中，该介电涂胶可部分或完全密封该焊接物质。在前述的半导 体封装堆叠组合构造中，该介电涂胶可为团块状或胶条状。
借由上述技术方案，本发明保护外？I脚之间焊点的半导体封装堆叠组
合构造至少具有下列优点及有益效果
1、 本发明能够使外引脚之间焊点的应力分散，进而可以避免受到封胶 体与导线架的热膨胀系数的差异导致焊点断裂的发生。此外，还能够防止引 脚之间电性短路，非常适于实用。
2、 另外，本发明能够吸收封胶体与导线架的热膨胀系数的差异作用于 外引脚之间焊点的应力，更加适于实用。
3、 再者，本发明能够包覆焊接物质在外引脚之间焊点，有助于传导热 量，而能够在高温下维持外引脚之间的电性连接，从而更加适于实用。
综上所述，本发明是有关一种保护外引脚之间焊点的半导体封装堆叠 组合构造，主要包括复数个相互堆叠的半导体封装件以及非导电性涂胶。每 一半导体封装件，包括至少一晶片、 一导线架的复数外引脚及一封胶体，而
该些外引脚是外露于该些封胶体的侧边。其中， 一上层的半导体封装件的 复数个外引脚的端面是焊接至一下层半导体封装件的对应外引脚的一区 段。该非导电性涂胶是沿着下层半导体封装件的封胶体侧边而形成于上层 半导体封装件的外引脚端面，以部分或全部包覆上下层半导体封装件的外
引脚之间的焊点。藉以本发明可以达到外引脚之间焊点的应力分散并能够 防止短路。本发明具有上述诸多优点及实用价值，其不论在产品结构或功 能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效 果，且较现有的半导体封装堆叠组合构造具有增进的突出功效，从而更加适 于实用，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照-说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图 详细i兌明^口下。
图1是现有习知的半导体封装堆叠组合构造的前视示意图。
图2是现有习知的半导体封装堆叠组合构造的局部侧视示意图。
图3是依据本发明的一具体实施例， 一种保护外引脚之间焊点的半导体
封装堆叠组合构造的截面示意图。
图4是依据本发明的一具体实施例，该半导体封装堆叠组合构造的局部
侧视示意图。
图5是依据本发明的一具体实施例，绘示该半导体封装堆叠组合构造的 介电涂胶不同包覆型态的局部截面放大示意图。
图6是依据本发明的一具体实施例，另一种保护外引脚之间焊点的半导 体封装堆叠组合构造的局部侧视示意图。
100:半导体封装堆叠组合构造110:第一半导体封装件
lll:第一封胶体112:第^片
113:第一外引脚120:第二半导体封装件
121:第二封胶体122:第二晶片
123:第二外引脚130:焊接物质
140:电路板150:焊料
200:半导体封装堆叠组合构造210:第一半导体封装件
211:第一封胶体212:第一晶片
213:第一外引脚214:外引脚区段
215:第一焊线216:第一焊垫
217:粘晶胶220:第二半导体封装件
221:第二封胶体222:第二晶片
223:第二外引脚224:第二外引脚端面
225:第二焊线226:第二焊垫
227:粘晶胶230:焊-接物质
240:介电涂胶240A:介电涂月交
240B:介电涂胶240C:介电涂胶
240，介电涂胶250:电路板
260:焊料
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的保护外引脚之间焊点 的半导体封装堆叠组合构造其具体实施方式
、结构、特征及其功效，详细 i兌明^o后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当
;了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以 限制。
请参阅图3与图4所示，是本发明一具体实施例所揭示的一种保护外 引脚之间焊点的半导体封装堆叠组合构造。图3是一种保护外引脚之间焊 点的半导体封装堆叠组合构造的截面示意图，图4是该半导体封装堆叠组 合构造的局部侧视示意图。本发明一具体较佳实施例的保护外引脚之间焊 点的半导体封装堆叠组合构造200，主要包括一第一半导体封装件210、至 少一第二半导体封装件220、焊接物质230以及介电涂胶240。
上述的第一半导体封装件210与该第二半导体封装件220，是可为单晶 片封装或多晶片封装。如图3所示，在本实施例中，该第一半导体封装件 210与该第二半导体封装件220皆为单晶片的薄小外形封装(TSOP)。
上述的第一半导体封装件210，包括一第一封胶体211、 一被密封在该 第一封胶体211的第一晶片212以及一导线架的复数个第一外引脚213;
该第一晶片212,其主动面设有一第一焊垫216，并可藉由粘晶胶217 将该第一晶片212的主动面粘固于该导线架的该些第一外引脚213的被封 胶区段的下表面，另以复数个打线形成的第一焊线215作为电连接元件，将 该第一晶片212的该第一焊垫216电性连接至该导线架的该些第一外引脚 213的被封胶区段的上表面。该第 一封胶体211是形成在封胶(encaps u 1 a t e) 步骤中，以密封该第一晶片212、该些第一焊线215以及该些第一外引脚 213的被封胶区段。
该些第一外引脚213，是由该第一封胶体211的侧边延伸且外露。在本 实施例中，该些第一外引脚213是为海鸥脚(gu11 lead),用以表面接合至 一电路板250，通常以焊料260焊接。而该电路板250可以为主机板、记忆 体模组载板、显示卡载板、记忆卡基板或手机通讯板等等。
上述的第二半导体封装件220，接合于该第一半导体封装件210上，藉 以做封装堆叠组合，完成多层的TSOP堆叠结构。该第二半导体封装件220 包括一第二封胶体221、至少一被密封在该第二封胶体221的第二晶片222 以及一导线架的复数个第二外引脚223;其中该些第二外引脚223,是由该第二封胶体221的侧边延伸且外露。较佳 的，该些第二外引脚223可为垂直型态的I型脚，以使该些第二外引脚223 的端面224能利用该焊接物质230焊接至该些第一外引脚213的一区段 214 (如图3所示的放大图)。
如图3所示，在一具体实施例中，第二半导体封装件220更包括至少 一粘晶胶227与复数个第二焊线225。
该粘晶胶227,是粘固该第二晶片222于该导线架的第二外引脚223或 晶片承座(图未绘出)。
该些第二焊线225，是电性连接该第二晶片222的复数个第二焊垫226 至对应的第二外引脚223。
除了皆具有侧延伸的外引脚之外，该第二半导体封装件220的封装型 态可与该第一半导体封装件210相同或不相同。
通常该第一晶片212与该第二晶片222可为记忆体晶片，如快闪记忆 体或是动态随机存取记忆体，藉以提高记忆体容量又不会增加表面接合面 积。
该第一封胶体211与该第二封胶体221，可为环氧模封化合物(Epoxy Molding Compound, EMC)。此外，该第二封胶体221的底面是可叠合接触 于该第一封胶体211的顶面，以缩小层叠的高度。
另外，上述的焊接物质230，是焊接该些第二外引脚223的端面与 对应该些第一外引脚213的一区段214，藉以电性连接该些第二外引脚213 与该些第二外引脚223。该焊接物质230为可熔焊导电金属，如锡铅或是无 铅焊剂。
请参阅图3，并结合参阅图4所示，上述的介电涂胶240,是沿着该第 一半导体封装件210的第一封胶体211侧边而形成于第二半导体封装件"0 的该些第二外引脚223的端面224。在本实施例中，该介电涂胶240可为团 块状，以连接该些第二外引脚223并包覆该焊接物质230，藉以分散该些外 引脚213、 223之间焊点(即该焊接物质230的位置)受到热膨胀系数差异的 应力，而可达到防止外引脚的焊点断裂的功效。其中，上述热膨胀系数差异 是指导线架的该些外引脚213、 223与封胶体211、 221的热膨胀系数差异。
在本实施例中，该介电涂胶240并可以部分密封该焊接物质230的外 侧。然而，介电涂胶的粘稠度与涂施量为可调整以改变成适当包覆面积与 包覆形状，请参阅图5所示，是依据本发明的一具体实施例，绘示该半导 体封装堆叠组合构造的介电涂胶不同包覆型态的局部截面放大示意图。在 不同的实施例中， 一种介电涂胶240A并可部分密封该焊接物质230的内侧 (如图5的A所示)； 一种介电涂胶240B并可完全密封该焊接物质230并具 有较薄的覆盖厚度(如图5的B所示)； 一种介电涂胶240C并可完全密封该焊接物质230并具有较厚的覆盖厚度(如图5的C所示)。
较佳地，该介电涂胶24Q可为低模数，以吸收该些第一外引脚213与 该些第二外引脚223之间的应力，使其能吸收更大应力，而提高了该半导 体封装堆叠组合构造200的抗沖击性、抗掉落性、抗热循环性与抗热沖击 性。因此，该半导体封装堆叠组合构造200不会存在有外引脚之间焊点断 裂的问题，而可提高产品的可靠性。更具体而言，该介电涂胶240可为导 热硅胶，其导热系数应相当于甚至高于该第一封胶体211或该第二封胶体 221的导热泉数，以帮助散热。
请参阅图6所示，是依据本发明一具体实施例，另一种保护外引脚之间 焊点的半导体封装堆叠组合构造的局部侧视示意图。该保护外引脚之间焊 点的半导体封装堆叠组合构造200,主要包括一第一半导体封装件210、至 少一第二半导体封装件220、焊接物质230以及非导电性涂胶240，。除了 非导电性涂胶240'的形状与上述实施例稍有不同之外，其它元件可概为相 同，故沿用相同的标号。
该第一半导体封装件210，包括一用以密封晶片的第一封胶体211以及 一导线架的复数个第一外引脚213,可以利用焊料260焊接于一电路板250 上。
该第二半导体封装件220,是接合于该第一半导体封装件210上，该第 二半导体封装件220包括一用以密封晶片的第二封月交体221以及一导线架 的复数个第二外引脚223。
该焊接物质230，是焊接该些第二外引脚223的端面与对应该些第一外 引脚213的一区段。
该非导电性涂胶240，，是沿着该第一半导体封装件210的第一封胶体 211侧边而形成于第二半导体封装件220的该些第二外引脚223的端面，以 连接该些第二外引脚223并包覆该焊接物质230。藉以达到外引脚之间焊点 的应力分散并防止短路。较佳的，该非导电性涂胶240，是为胶条状，以非 导电性串接不同第二外引脚223，而能够达到应力分散于不同外引脚的功 效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1、一种保护外引脚之间焊点的半导体封装堆叠组合构造，其特征在于其包括一第一半导体封装件，包括一第一封胶体、至少一被密封在该第一封胶体的第一晶片以及一导线架的复数个第一外引脚，其中该些第一外引脚是由该第一封胶体的侧边延伸且外露；至少一第二半导体封装件，其接合于该第一半导体封装件上，该第二半导体封装件包括一第二封胶体、至少一被密封在该第二封胶体的第二晶片以及一导线架的复数个第二外引脚，其中该些第二外引脚是由该第二封胶体的侧边延伸且外露；焊接物质，其是焊接该些第二外引脚的端面与对应该些第一外引脚的一区段；以及介电涂胶，其沿着该第一半导体封装件的第一封胶体侧边而形成于第二半导体封装件的该些第二外引脚的端面，以连接该些第二外引脚并包覆该焊接物质。
2、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合构造,其特征在于其中所述的介电涂胶是为低模数，以吸收该些第一外引脚 与该些第二外引脚之间的应力。
3、 根据权利要求2所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的介电涂胶是为导热硅胶。
4、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的第二封胶体是叠合接触于该第一封胶体。
5、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的介电涂胶是部分密封该焊接物质。
6、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的介电涂胶是完全密封该焊接物质。
7、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的介电涂胶是为团块状。
8、 根据权利要求1所述的保护外引脚之间焊点的半导体封装堆叠组合 构造，其特征在于其中所述的介电涂胶是为胶条状。
全文摘要
本发明是有关于一种保护外引脚之间焊点的半导体封装堆叠组合构造，主要包括复数个相互堆叠的半导体封装件以及非导电性涂胶。每一半导体封装件包括至少一晶片、一导线架的复数外引脚以及一封胶体，而该些外引脚是外露于该些封胶体的侧边。其中一上层的半导体封装件的复数个外引脚的端面是焊接至一下层半导体封装件的对应外引脚的一区段。该非导电性涂胶是沿着下层半导体封装件的封胶体侧边而形成于上层半导体封装件的外引脚端面，以部分或全部包覆上下层半导体封装件的外引脚之间的焊点。藉以本发明可以达到外引脚之间焊点的应力分散并能够防止短路。
文档编号H01L25/00GK101414601SQ20071016285
公开日2009年4月22日 申请日期2007年10月16日 优先权日2007年10月16日
发明者范文正, 陈正斌 申请人:力成科技股份有限公司