专利名称：一种导电膜的制造方法、结构及具有该导电膜的探针卡的制作方法
技术领域：
本发明是有关于一种导电膜的制造方法及其结构，以及具有该导电膜 的探针卡，尤其指一种可多针对应一焊垫，适用于任何焊垫排列的晶片探 针卡。
10
背景技术：
探针卡(probe card)是应用在集成电路(IC)尚未裁切、封装前，对裸晶 片先以探针(probe)进行功能测试，筛掉不良品之后，再进行后续工程。随 着纳米电子技术的发展，IC线宽已至纳米等级，焊垫(pad)间距随之趋于 微小；此外，晶片针测(wafer level probing test)更希望能一次针测多个晶粒，
15甚至一次针测整片晶片，以提高测试产率，降低测试成本。
目前已商品化的针测用探针卡技术，主要分为悬臂梁式(如Epoxyring probe card，环氧树月旨环探针卡)、垂直式(如Cobra probe card, Cobra探针 卡)，以及DRAM(Dynamic Random Access Memory,动态随机存取内存) 常用的高阶微机电(MEMS)探针卡三大类。
20 其中，悬臂梁式探针卡虽然其最小间距(min. pitch)可小至40pm，惟仅
适用如图l、图2所示，焊垫(Pad)110、 210分布于边缘的晶片100、 200， 其探针数目受限，属低阶探针卡；而垂直式探针卡，如美国发明专利第4027935号「Contact for an electrical contactor assembly」，虽可适用于图3 所示焊垫310规则复数数组的晶片300，属高阶探针卡，探针数目较不受 限，惟其探针间距小至100,以下时已面临技术瓶颈，因此目前仅能应用 于覆晶封装集成电路(Flip chip packaged IC)的针测。 5 而上述两类探针卡必须完全倚赖人工逐根组装固定于印刷电路板 (PCB)上，其制作成本与探针数(pin coimts)相关性大，探针数愈高制作成 本愈高。
至于第三类DRAM用微机电(MEMS)探针卡，如美国发明专利第 5476211号「Method of manufacturing electrical contacts, using a sacrificial
10 member」、第6268015号「Method of making and using lithographic contact springs」，其工艺复杂，当探针间距小于70pm时技术困难度较大，导致探 针卡单价居高不下，且其可侦测焊垫排列受限于图l所示型态。
综上所述，目前探针卡皆为「一探针对应一焊垫」方式进行针测，当 焊垫位置改变时，探针头就必须重新制造，而且往往受限于微细探针的工
15 艺极限，因此，正面临极细针距(Ultrafinepitch)(〈70iam)、高针测脚数(High pin counts),乃至全芯片针测(Full wafer testing)等技术挑战；至于考虑传统 以模具铸模，或以抽拉、滚压成型探针方式所存在的成本高、探针体积大、 外型受限等缺点，目前虽可见以光阻蚀刻制造探针方式，如中国台湾发明 专利申请第90107441号「探针的成排制造方式」、第93107026号「探针，
20探针卡及其制造方法」等等，惟其仍未跳脱「一探针对应一焊垫」的巢臼； 据此可知，唯有彻底突破fine pitch瓶颈并能同时兼顾高针测脚数、低制造 成本，方能满足未来纳米电子组件的测试需求。
发明内容
有鉴于公知技术的缺陷，本发明的目的在于提出一种导电膜的制造方 法及其结构，以及具有该导电膜的探针卡，其适用于任何焊垫排列的晶片， 成本低、维修容易，利于大面积针测。 5 为实现上述目的，本发明提供的导电膜的制造方法，其包含
于一基材上依序成型一第一绝缘层、 一第一金属层，及一光阻层；
于该光阻层上形成复数沟槽；
于该沟槽内长成第二金属层，该第二金属层可与该第一金属层结合， 构成电性导通； 10 去除光阻层；
去除未被第二金属层覆盖的第一金属层，使形成至少一金属微线； 于金属微在线覆以第二绝缘层，该第二绝缘层可与该第一绝缘层结合 构成绝缘薄膜，将该金属微线包覆于其内；
将该绝缘薄膜连同该金属微线由基材剥离，使构成一金属微线数组单
15 元；
将复数层的金属微线数组单元黏着、堆栈至一定厚度，使形成一导电膜。
所述的导电膜的制造方法，其中，于该光阻层上形成的沟槽的两端， 分别贯穿该光阻层相对两边缘。 20 所述的导电膜的制造方法，其中，该第一绝缘层及第二绝缘层具有高
介电常数的高分子绝缘薄膜，如聚二甲基硅氧烷(PDMS)、聚酰亚胺(PI)。 所述的导电膜的制造方法，其中，该金属微线具有高导电性与高强度的材质，如铁钴合金(Ni-Co)。
所述的导电膜的制造方法，其中，通过表面处理与机械愈合
(mechanical healing)技术，该将金属微线数组单元黏着、堆栈至一定厚度。 所述的导电膜的制造方法，其中，该相互堆栈的金属微线数组单元，
其金属微线相互平行。
所述的导电膜的制造方法，其中，还包括一裁切步骤，用以将该形成
的导电膜裁切至特定尺寸大小。
所述的导电膜的制造方法，其中，由激光、离子束或等离子体等能量
束进行裁切。
所述的导电膜的制造方法，其中，该基材为硅晶片。
所述的导电膜的制造方法，其中，该第一金属层及第二金属层为纳米 等级的镍或铜金属薄膜，或具有高导电性与高强度的铁钴合金(Ni-Co)。
所述的导电膜的制造方法，其中，以激光、离子束或等离子体等能量 束通过屏蔽或直写扫描加工方式，于该光阻层上形成复数沟槽。
所述的导电膜的制造方法，其中，该复数沟槽为单层单向相互平行排列。
本发明提供的导电膜的结构，其由复数层金属微线数组单元黏着、堆 栈至一定厚度而形成；该金属微线数组单元由绝缘薄膜包覆单层单向排列 的复数金属微线所构成。
所述的导电膜的结构，其中，该绝缘薄膜具有高介电常数的高分子绝 缘薄膜，如聚二甲基硅氧垸(PDMS)、聚酰亚胺(PI)。
所述的导电膜的结构，其中，该金属微线具有高导电性与高强度的材质，如铁钴合金(Ni-Co)。
所述的导电膜的结构，其中该相互堆栈的金属微线数组单元，其金属 微线为相互平行。
本发明提供的导电膜式探针卡，其包含 5 至少一导电膜，该导电膜由复数层金属微线数组单元黏着、堆栈至一
定厚度而形成；该金属微线数组单元由绝缘薄膜包覆单层单向排列的复数
金属微线所构成；
一扩线板，提供与该导电膜相结合； 一电路板，用以驱动该扩线板。 io 所述的导电膜式探针卡，其中，该绝缘薄膜具有高介电常数的高分子
绝缘薄膜，如聚二甲基硅氧烷(PDMS)、聚酰亚胺(PI)。
所述的导电膜式探针卡，其中，该金属微线具有高导电性与高强度的 材质，如铁钴合金(Ni-Co)。
所述的导电膜式探针卡，其中，该相互堆栈的金属微线数组单元，其 15 金属微线相互平行。
图1至图3是公知晶片三款不同焊垫分布型态的示意图。 图4A至图4H是本发明的导电膜制造流程的端面结构示意图。 20 图5是本发明的导电膜于光阻层形成复数沟槽的立体结构示意图。
图6是裁切本发明的导电膜的侧面结构示意图。 图7是本发明的导电膜结合扩线板应用于测试晶片焊垫的结构示意附图中主要标记符号说明
110、 210、 310-焊垫
100、 200、 300-晶片 5 400、 400a-导电膜
410-基材
420第一绝缘层
430-第一金属层
440-光阻层 io 441-沟槽
450-第二金属层
460-金属微线
470-第二绝缘层
480-绝缘薄膜 15 490-金属微线数组单元
500-扩线板
600-导电膜式探针卡
700-晶片
710-焊垫
20
具体实施例方式
本发明提出的导电膜的制造方法，其包含:于一基材上依序成型一第一绝缘层、 一第一金属层，及一光阻层； 于该光阻层上形成复数沟槽，该复数沟槽的两端系分别贯穿该光阻层
相对两边缘；
于该沟槽内长成第二金属层，该第二金属层可与该第一金属层结合， 5构成电性导通；
去除光阻层；
去除未被第二金属层覆盖的第一金属层，使形成至少一金属微线； 于金属微在线覆以第二绝缘层，该第二绝缘层可与该第一绝缘层结合 构成绝缘薄膜，将该金属微线包覆于其内； 10 将该绝缘薄膜连同该金属微线由基材剥离，使构成一金属微线数组单
元5
将复数层的金属微线数组单元黏着、堆栈至一定厚度，使形成一导电膜。
其中该绝缘薄膜具有高介电常数的高分子绝缘薄膜，如聚二甲基硅氧
15烷(PDMS)、聚酰亚胺(PI)。
其中该金属微线具有高导电性与高强度的材质，如铁钴合金(Ni-Co)。
其中该金属微线具有高细长比，其线径不大于4pm。
其中该金属微线之间距不大于10pm。
其中该金属微线的截面为长方形或正方形。 20 其系通过表面处理与机械愈合(mechanical healing)技术，该将金属微
线数组单元黏着、堆栈至一定厚度。
其中该机械愈合技术是于真空环境下进行。其中该相互堆栈的金属微线数组单元，其金属微线为相互平行。
其还包括一裁切步骤，用以将该形成的导电膜裁切至特定尺寸大小。
其是由激光、离子束或等离子体等能量束进行裁切。
其中该基材为硅晶片。 5 其中该第一金属层及第二金属层是纳米等级的镍或铜金属薄膜，或具
有高导电性与高强度的铁钴合金(Ni-Co)金属。
其是以激光、离子束或等离子体等能量束通过屏蔽或直写扫描加工方 式，于该光阻层上形成复数沟槽。
其中该复数沟槽为单层单向相互平行排列。 10 本发明又提出的导电膜的结构，其是由复数层金属微线数组单元黏
着、堆栈至一定厚度而形成；该金属微线数组单元是由绝缘薄膜包覆单层 单向排列的复数金属微线所构成。
本发明还提出一种导电膜式探针卡，其包含
至少一导电膜，该导电膜是由复数层金属微线数组单元黏着、堆栈至 15 —定厚度而形成；该金属微线数组单元是由绝缘薄膜包覆单层单向排列的 复数金属微线所构成；
一扩线板，提供与该导电膜相结合； 一电路板，用以驱动该扩线板。
为能对本发明的结构目的和功效有更进一步的了解与认同，配合附图
20 详细说明如后。
而以下附图和所列举的实施例仅为辅助说明，但本发明的技术方案并 不限于所列举的附图和实施例。首先请参阅图4A至图4H所示本发明的导电膜制造流程的端面结构 示意图，其结合微/纳米高分子薄膜技术、微影深蚀刻模造技术(LIGA技
术)、高硬度微电铸技术等微/纳米制造技术，主要包含下列步骤
如图4A所示，首先备置一硅晶片基材410，于该硅晶片基材410上 5 涂布一微米级高分子薄膜，如聚二甲基硅氧烷(PDMS)、聚酰亚胺(PI)，作 为第一绝缘层420;再于该第一绝缘层420上以溅镀或化学镀方式形成一 纳米等级金属薄膜，如镍或铜，作为第一金属层430;再于该第一金属层 430上涂布形成一光阻层440。
如图4B所示，再以激光、离子束或等离子体等能量束通过屏蔽或直 io 写扫描加工方式，于该光阻层440上形成复数沟槽441;请同时参阅图5， 为该光阻层440上形成复数沟槽441的立体结构示意图，其显示该沟槽441 是单层单向相互平行排列，且该复数沟槽441的两端分别贯穿该光阻层 440相对两边缘。
如图4C所示，再于该沟槽441内以电镀工艺长成第二金属层450， 15该第二金属层450可采用具有高导电性与高强度的金属，如铁钴合金 (Ni-Co)，该第二金属层450可与该第一金属层430结合，构成电性导通。 如图4D所示，去除光阻层440。
如图4E所示，再以蚀刻方式去除未被该第二金属层450覆盖的第一 金属层430，使形成复数的金属微线460;图示该金属微线460的截面呈 20现长方形，除此之外，亦可经由该第二金属层450及第一金属层430的厚 度搭配，将该金属微线460的截面设计为正方形或其它几何形状。
如图4F所示，于金属微线460上覆以第二绝缘层470，该第二绝缘层470可与该第一绝缘层420结合构成一绝缘薄膜480，将该金属微线460 包覆于其内。
如图4G所示，将该绝缘薄膜480连同该金属微线460由基材410(显 示于图4F)剥离，使构成一金属微线数组单元490;该金属微线460具有
5高细长比，其线径不大于4pm，且该金属微线460之间距不大于10jam。 请参阅图4H，完成上述该金属微线数组单元490工艺后，再于真空 环境下，通过表面处理与机械愈合(mechanical healing)技术，将复数层的 金属微线数组单元490黏着、堆栈至一定厚度，使形成一导电膜400;请 同时参阅图4H及图6，其显示该相互堆栈的金属微线数组单元490，其金
io属微线460是相互平行；至于该形成的导电膜400可由激光、离子束或等 离子体等能量束进行裁切，以获得所需的特定尺寸大小的导电膜400a。
请参阅图7所示，是本发明应用于测试晶片焊垫的结构示意图；该导 电膜400可由黏贴方式，或以钩合、卡合等方式结合于扩线板500底部， 构成一导电膜式探针卡600，该扩线板500电性连接电路板(图中未示出)，
15用以驱动该扩线板500移动，以同步带动该导电膜400与晶片700的焊垫 710接触或分离；必须注意的是，该直形线性平行数组的金属微线460， 仅作为本发明的一实施说明例，换言之，该金属微线460可为任意几何形 状组合，本发明所提供的导电膜400的特点在于，该金属微线460包覆于 绝缘薄膜480内，且该金属微线460的两端分别贯穿该绝缘薄膜480的相
20对的两侧边，图示该金属微线460的两端突出于该导电膜400外一段长度， 有利于与该焊垫710接触，然由于该绝缘薄膜480具有一定弹性，因此， 即使该金属微线460被完全包覆于绝缘薄膜480内，亦可由该扩线板500适度压縮而可与焊垫710顺利接触；
再者，由于该金属微线数组单元490是以结合微/纳米高分子薄膜技
术、微影深蚀刻模造技术(LIGA技术)、高硬度微电铸技术等微/纳米制造 技术制成，因此可制作出具有高细长比的金属微线460，其线径不大于
54pm，且各金属微线460之间距不大于10pm，而一般焊垫710的尺寸约 为70x70iim，如图所示，因此一个焊垫710可对应于多个金属微线460， 未来即使焊垫710缩小至25pm以下，本发明仍可完成针测目的。其次， 即使待测IC组件更换时，焊垫位置随之改变，本发明仍然适用，毋需像 传统探针头必须重新设计制造。更重要的是，由于本发明探用弹性膜的概
io 念，不需组装，没有针数及面积限制，因此十分有利于未来全芯片针测(fbll wafer testing)探针卡的制造。
综上所述可知，本发明所提出的薄膜式探针卡，舍弃传统「一探针对 应一焊垫」的概念，突破针距与针数瓶颈；其成本低、可量产、可商业化， 足以大幅度提升相关产业的竞争力。然必须强调的是，上述有关导电膜的
15 制造流程(如图4A至图4H所示)仅为一具体说明例，举凡结合微/纳米高 分子薄膜技术、微影深蚀刻模造技术(LIGA技术)、高硬度微电铸技术等微 /纳米制造技术均属于本发明制造方法的范畴，当不能以此限定本发明所实 施的范围。大凡依本发明权利要求所作的均等变化与修饰，皆应仍属于本 发明权利要求涵盖的范围内。
权利要求
1、一种导电膜的制造方法，其包含于一基材上依序成型一第一绝缘层、一第一金属层，及一光阻层；于该光阻层上形成复数沟槽；于该沟槽内长成第二金属层，该第二金属层可与该第一金属层结合，构成电性导通；去除光阻层；去除未被第二金属层覆盖的第一金属层，使形成至少一金属微线；于金属微在线覆以第二绝缘层，该第二绝缘层可与该第一绝缘层结合构成绝缘薄膜，将该金属微线包覆于其内；将该绝缘薄膜连同该金属微线由基材剥离，使构成一金属微线数组单元；将复数层的金属微线数组单元黏着、堆栈至一定厚度，使形成一导电膜。
2、 如权利要求1所述的导电膜的制造方法，其中，于该光阻层上形 成的沟槽的两端，分别贯穿该光阻层相对两边缘。
3、 如权利要求1所述的导电膜的制造方法，其中，该第一绝缘层及 第二绝缘层具有高介电常数的高分子绝缘薄膜，如聚二甲基硅氧烷、聚 酰亚胺。
4、 如权利要求1所述的导电膜的制造方法，其中，该金属微线具有高导电性与高强度的材质，如铁钴合金。
5、 如权利要求1所述的导电膜的制造方法，其中，通过表面处理与 机械愈合技术，该将金属微线数组单元黏着、堆栈至一定厚度。
6、 如权利要求1所述的导电膜的制造方法，其中，该相互堆栈的金 属微线数组单元，其金属微线相互平行。
7、如权利要求1所述的导电膜的制造方法，其中，还包括一裁切步骤，用以将该形成的导电膜裁切至特定尺寸大小。
8、 如权利要求7所述的导电膜的制造方法，其中，由激光、离子束或等离子体能量束进行裁切。
9、 如权利要求l所述的导电膜的制造方法，其中，该基材为硅晶片。
10、如权利要求l所述的导电膜的制造方法，其中，该第一金属层及第二金属层为纳米等级的镍或铜金属薄膜，或具有高导电性与高强度的铁 钴合金。
11、 如权利要求l所述的导电膜的制造方法，其中，以激光、离子束 或等离子体能量束通过屏蔽或直写扫描加工方式，于该光阻层上形成复数 沟槽。
12、 如权利要求l所述的导电膜的制造方法，其中，该复数沟槽为单 层单向相互平行排列。
13、 一种导电膜的结构，其由复数层金属微线数组单元黏着、堆栈至 一定厚度而形成；该金属微线数组单元由绝缘薄膜包覆单层单向排列的复 数金属微线所构成。
14、 如权利要求13所述的导电膜的结构，其中，该绝缘薄膜具有高 介电常数的高分子绝缘薄膜，如聚二甲基硅氧烷、聚酰亚胺。
15、 如权利要求13所述的导电膜的结构，其中，该金属微线具有高 导电性与高强度的材质，如铁钴合金。
16、 如权利要求13所述的导电膜的结构，其中该相互堆栈的金属微 线数组单元，其金属微线为相互平行。
17、 一种导电膜式探针卡，其包含-至少一导电膜，该导电膜由复数层金属微线数组单元黏着、堆栈至一 定厚度而形成；该金属微线数组单元由绝缘薄膜包覆单层单向排列的复数 金属微线所构成；一扩线板，提供与该导电膜相结合； io —电路板，用以驱动该扩线板。
18、 如权利要求17所述的导电膜式探针卡，其中，该绝缘薄膜具有 高介电常数的高分子绝缘薄膜，如聚二甲基硅氧垸、聚酰亚胺。
19、 如权利要求17所述的导电膜式探针卡，其中，该金属微线具有 高导电性与高强度的材质，如铁钴合金。
20、如权利要求17所述的导电膜式探针卡，其中，该相互堆栈的金属微线数组单元，其金属微线相互平行。
全文摘要
一种导电膜的制造方法及其结构，以及具有该导电膜的探针卡；该导电膜通过微影深蚀刻模造技术及高分子厚膜技术，由绝缘薄膜包覆单层单向排列的复数金属微线构成金属微线数组单元；该绝缘薄膜具有高介电常数的聚二甲基硅氧烷、聚酰亚胺等高分子薄膜；该金属微线具有高导电性与高强度的铁钴合金；于真空环境下通过表面处理与机械愈合技术，该将金属微线数组单元黏着、堆栈至一定厚度，使形成一导电膜，由激光、离子束或等离子体等能量束可将导电膜裁切至所需尺寸；将该导电膜结合于扩线板，可提供一种适用于任何焊垫排列的晶片，成本低、维修容易，利于大面积针测的探针卡。
文档编号H01L21/66GK101414569SQ20071016269
公开日2009年4月22日 申请日期2007年10月16日 优先权日2007年10月16日
发明者吴东权, 周敏杰, 林宏彝 申请人:财团法人工业技术研究院