专利名称：双扁平无引脚半导体封装的制作方法
背景技术：
本发明有关一种半导体封装，特别是指一种双扁平无引脚(DFN)半导体封装及其制作方法。
四侧扁平无引脚(QFN)半导体封装是非常著名的现有技术。四侧扁平无引脚半导体封装广泛使用于高输出脚位集成电路封装应用。举例而言，一种四侧扁平无引脚半导体封装，公开于美国专利公开第2002/0177254号的“半导体封装及其制作方法”，本发明所公开的半导体封装包含多个连接垫与一埋入晶粒。将这些连接垫至少部分黏着于一晶粒接收区域，并将一绝缘体设置于晶粒接收区域，而晶粒是粘着于绝缘体。且晶粒具有多个晶粒接合垫。将多个连接垫连接于这些晶粒接合垫，以分别与这些晶粒产生连接关。另外，将填充胶至少部分填胶于前述连接垫、绝缘体与晶粒。并使得连接垫与绝缘体露出了部分表面在填充胶的外表面，这些露出的表面则大致与填充胶的外表面为共平面。如图1A与图1B所示，即为制作完成的半导体封装结构。
双扁平无引脚半导体封装于功率式金属氧化物半导体场效晶体管上的应用已被发表出来。在功率式金属氧化物半导体场效晶体管的应用中，半导体封装的热诱导应力的减少和其热与电性的执行同样被列为主要的注目焦点。而在这样的应用中，既有的四侧扁平无引脚半导体封装无法提供必须的热性质。
因而，让双扁平无引脚半导体封装达到具有良好的热性质以及电性执行性质，的确有其必要性。最好让双扁平无引脚半导体封装能提供有效的散热路径。并且，最好让双扁平无引脚半导体封装可达到电阻与电感的减少。
发明内容
本发明的主要目的在于提供一种双扁平无引脚半导体封装，其包括导线架、晶粒与填充胶，导线架具有晶粒接合垫以及与晶粒接合垫共同形成的漏极引脚、栅极引脚与源极引脚，而晶粒结合于晶粒接合垫，其晶粒源极接合区域连接于源极引脚，晶粒栅极接合区域连接于栅极引脚，填充胶则至少部分覆盖于晶粒、漏极引脚、栅极引脚与源极引脚。
本发明的另一目的在于提供一种双扁平无引脚半导体封装，其包括导线架、晶粒与填充胶，导线架具有晶粒接合垫以及与晶粒接合垫共同形成的漏极引脚、栅极引脚与源极引脚，且源极引脚具有一延伸区域，晶粒结合于晶粒接合垫，其晶粒源极接合区域连接于源极引脚，晶粒栅极接合区域则连接于栅极引脚，晶粒接合垫与漏极引脚提供晶粒一散热深度，且填充胶覆盖于晶粒、漏极引脚、栅极引脚与源极引脚。
本发明的又一目的在于提供一种双扁平无引脚半导体封装的制作方法，包含下列步骤首先，形成导线架，此导线架具有晶粒接合区域以及与晶粒接合区域共同形成的漏极引脚、栅极引脚与源极引脚，然后，结合晶粒至晶粒接合区域，继而，连接晶粒源极接合区域至源极引脚，再连接晶粒栅极接合区域至栅极引脚，最后，则对晶粒、漏极引脚、栅极引脚与源极引脚进行封胶。
在此先大概叙述本发明的重要特征，以便以下的说明书内容可以容易被了解，也使得本发明的技术可以更被突显。当然，本发明的其它特征将可通过以下的具体实施方式
内容以及权利要求来了解与获得。
就这方面来说，在详细说明本发明的至少一实施例之前，必须了解到本发明的保护范围并不会受到说明书中所架构的细节所限制，同样，也不会受到记载于以下的内容或图式中的组件所限制。再者，本发明可以应用于其它实施例，更可以利用各种方法来实现。并且，在此处与摘要所使用的文词和用语仅是为了帮助了解说明书，也不应该被认为是一种限制。
也就是说，本发明所突显的技术，是建构在可以被认为利用其它结构、方法来实现本发明的多种目的所作的公开。因此，重要的是，只要不脱离本发明的精神和范围，本发明的权利要求可包含其均等物的态样。
为使对本发明的特征、内容及其优点有进一步的了解，配合附图详细说明。
图1A是背景技术的半导体封装的剖面图；图1B是图1A的半导体封装的透视图；图2A是根据本发明的供具有一晶粒的单晶粒封装的黏着与打线接合的导线架的透视图；图2B是根据本发明的供单晶粒封装的模造的导线架的底部透视图；图3A是根据本发明的供单晶粒封装的导线架的透视示意图；图3B是根据本发明的供双晶粒封装的导线架的透视示意图；图4是根据本发明的供具有一晶粒的单晶粒封装的黏着与打线接合的导线架的较佳实施例的透视图；图5A是根据本发明的供单晶粒封装的模造的导线架的示意图；图5B是根据本发明的图5A的具有模造的导线架的金属氧化物半导体场效晶体管封装的剖面图；及图6是根据本发明的印刷电路板焊盘图形的平面图。
具体实施例方式
本发明大致提供了一种可改善热与电性特性的DFN功率式金属氧化物半导体场效晶体管半导体封装。
如图2A所示，为本发明的第一个部分，DFN半导体封装200可设计为包含有导线架210，此导线架210可由铜、铝、镍或其它良导电与导热材料所制得。同时，导线架210可利用金属镀制或一般的制造技术来制作。此外，导线架210可包含由漏极部位220所熔制而成的漏极引脚260、源极部位或源极引脚230、以与门极部位或门极引脚240。此功率式金属氧化物半导体场效晶体管晶粒250可黏着于晶粒接合垫300(图3A)。并且，漏极部位220可包含四个漏极引脚260，来提供给一个六引脚封装。
而功率式金属氧化物半导体场效晶体管晶粒250可包含已图案化的主动区，此已图案化的主动区包含有源极接合区域270与栅极接合区域280。功率式金属氧化物半导体场效晶体管晶粒250的底部部位(图中未示)可包含漏极接合区域。
如图3A所示，漏极部位220包含有与漏极引脚260共同形成或熔成的晶粒接合垫300。当功率式金属氧化物半导体场效晶体管晶粒250的漏极接合区域由使用导电树脂或锡球来黏着于此晶粒接合垫300时，漏极部位220包含露出的底部部位720(图2B)将可以提供一散热路径。
前述源极引脚230(图2A)可大于传统的半导体封装的源极引脚，能够在增加源极连接线285数量的情况下使用，且源极连接线285最好以金或铜来制作。增加源极连接线285的数量的优点在于可明显减少双扁平无引脚半导体封装200的阻抗。另外，此DFN半导体封装200没有外部的引脚，其封装的整体尺寸可以被缩小，能够允许源极引脚230、漏极引脚260与栅极引脚240被缩短，以减少封装电阻与电感。
导线架210、功率式金属氧化物半导体场效晶体管晶粒250与源极连接线285以与门极连接线290，可以由填充胶500或树脂或其它合适材料的形成来做胶合，如图5所示。图中显示，漏极引脚260、栅极引脚240与源极引脚230的设置乃是与填充胶500的内部隔有一段距离。如图6所示，可装上DFN半导体封装200的印刷电路板的焊盘图形600，包含有漏极引脚安装部位的标准间距610与标准尺寸620。而漏极引脚260、栅极引脚240与源极引脚230，是与填充胶500的边缘隔着一段距离来设置(图5A与图5B)，可供减少组件间的短路情形与提高组件密度。
如图2B所示，本发明的另一个部分，双扁平无引脚半导体封装700可设计为包含有源极引脚230、栅极引脚240与漏极引脚260，而漏极引脚260、栅极引脚240与源极引脚230设置于填充胶710的边缘。
如图4所示，是本发明的再一个部分，DFN半导体封装400可设计为包含有一具有延伸出去的漏极部位420的导线架410。此延伸出去的漏极部位420可提供给具有六漏极引脚的八引脚的DFN半导体封装400。
如图3B所示，是本发明的又一个部分，DFN半导体封装800可设计为包含有第一漏极部位810与第二漏极部位815，而第一漏极部位810与第二漏极部位815分别具有漏极引脚820与漏极引脚825。其中，第一漏极部位810可包含第一晶粒接合垫830以及与第一晶粒接合垫830共同形成的漏极引脚820，第二漏极部位815可包含第二晶粒接合垫835以及与第二晶粒接合垫835共同形成的漏极引脚825。且第一漏极部位810可具有伴随形成的第一栅极引脚840与第一源极引脚845。另外，第一源极引脚845可包含延伸出去的表面区域，以容纳更多的源极连接线。而第二漏极部位815可具有伴随形成的第二栅极引脚850与第二源极引脚855。此外，第二源极引脚855也可包含延伸出去的表面区域，以容纳更多的源极连接线。且第一漏极部位810与第二漏极部位815可一起熔制而成，以供作共同漏极组件(图中未示)。
本发明的DFN半导体封装，提供一种可减少电阻与电感并提高导热性的无引脚半导体封装。通过提供具有延伸表面区域的源极引脚，可利用数量增加的源极连接线来减少封装电阻与电感。与漏极接合垫共同形成的漏极引脚，则可提供经由DFN半导体封装底部形成的散热路径。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所作的变动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考权利要求书。
权利要求
1.一种双扁平无引脚半导体封装，其特征在于，包含一导线架，具有一晶粒接合垫以及与该晶粒接合垫共同形成的一漏极引脚、一栅极引脚与一源极引脚；一晶粒，结合于该晶粒接合垫，并具有一晶粒源极接合区域与一晶粒栅极接合区域，该晶粒源极接合区域连接于该源极引脚，该晶粒栅极接合区域连接于该栅极引脚；及一填充胶，至少部分覆盖于该晶粒、该漏极引脚、该栅极引脚与该源极引脚。
2.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该源极引脚包含一延伸的表面区域。
3.如权利要求2所述的双扁平无引脚半导体封装，其特征在于，其中该晶粒源极接合区域由若干个源极连接线连接至该源极引脚。
4.如权利要求3所述的双扁平无引脚半导体封装，其特征在于，其中该些源极连接线的材质是金。
5.如权利要求3所述的双扁平无引脚半导体封装，其特征在于，其中该些源极连接线的材质是铜。
6.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该导线架更包含一第二晶粒接合垫以及与该第二晶粒接合垫共同形成的一第二漏极引脚、一第二栅极引脚与一第二源极引脚，且其中该晶粒接合垫结合有一第二晶粒，该第二晶粒具有一第二晶粒源极接合区域与一第二晶粒栅极接合区域，该第二晶粒源极接合区域连接于该第二源极引脚，该第二晶粒栅极接合区域连接于该第二栅极引脚，其中该填充胶至少部分覆盖于该第二晶粒、该第二漏极引脚、该第二栅极引脚与该第二源极引脚。
7.如权利要求6所述的双扁平无引脚半导体封装，其特征在于，其中该第二晶粒电性接合于该第一晶粒接合垫。
8.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该漏极引脚、该栅极引脚与该源极引脚和该填充胶的边缘隔着一段距离来设置。
9.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该漏极引脚、该栅极引脚与该源极引脚邻近该填充胶的边缘设置。
10.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该导线架由金属镀制而成。
11.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该导线架包含四漏极引脚。
12.如权利要求1所述的双扁平无引脚半导体封装，其特征在于，其中该导线架包含六漏极引脚。
13.一种双扁平无引脚半导体封装，其特征在于，包含一导线架，具有一晶粒接合垫以及与该晶粒接合垫共同形成的一漏极引脚、一栅极引脚与一源极引脚，且该源极引脚具有一延伸区域；一晶粒，结合于该晶粒接合垫，并具有一晶粒源极接合区域与一晶粒栅极接合区域，该晶粒源极接合区域连接于该源极引脚，该晶粒栅极接合区域连接于该栅极引脚，该晶粒接合垫与该漏极引脚提供该晶粒一散热深度；及一填充胶，覆盖于该晶粒、该漏极引脚、该栅极引脚与该源极引脚。
14.如权利要求13所述的双扁平无引脚半导体封装，其特征在于，其中该晶粒源极接合区域由若干个源极连接线连接于该源极引脚。
15.如权利要求14所述的双扁平无引脚半导体封装，其特征在于，其中该些源极连接线的材质是金。
16.如权利要求14所述的双扁平无引脚半导体封装，其特征在于，其中该些源极连接线的材质是铜。
17.如权利要求13所述的双扁平无引脚半导体封装，其特征在于，其中该漏极引脚、该栅极引脚与该源极引脚和该填充胶的边缘隔着一段距离来设置。
18.如权利要求13所述的双扁平无引脚半导体封装，其特征在于，其中该漏极引脚、该栅极引脚与该源极引脚邻近该填充胶的边缘设置。
19.一种双扁平无引脚半导体封装的制作方法，其特征在于，其步骤包含形成一导线架，该导线架具有一晶粒接合区域以及与该晶粒接合区域共同形成的一漏极引脚、一栅极引脚与一源极引脚；将一晶粒结合于该晶粒接合区域；将该晶粒的一晶粒源极接合区域连接至该源极引脚；将该晶粒的一晶粒栅极接合区域连接至该栅极引脚；及对该晶粒、该漏极引脚、该栅极引脚与该源极引脚进行封胶。
20.如权利要求19所述的双扁平无引脚半导体封装的制作方法，其特征在于，其中该形成该导线架的步骤包含形成该源极引脚，且该源极引脚具有一延伸的表面区域。
21.如权利要求19所述的双扁平无引脚半导体封装的制作方法，其特征在于，其中该连接该晶粒源极接合区域至该源极引脚的步骤包含使用若干个源极连接线。
22.如权利要求21所述的双扁平无引脚半导体封装的制作方法，其特征在于，其中该些源极连接线的材质是金。
23.如权利要求21所述的双扁平无引脚半导体封装的制作方法，其特征在于，其中该些源极连接线的材质是铜。
24.如权利要求19所述的双扁平无引脚半导体封装的制作方法，其特征在于，其中该对该晶粒、该漏极引脚、该栅极引脚与该源极引脚进行封胶的步骤，包含将该漏极引脚、该栅极引脚与该源极引脚和该填充胶的边缘隔着一段距离来设置。
全文摘要
一种双扁平无引脚半导体封装，包含有导线架、晶粒与填充胶，导线架具有晶粒接合垫以及与晶粒接合垫共同形成漏极引脚、栅极引脚与源极引脚，而晶粒结合于晶粒接合垫，其晶粒源极接合区域连接于源极引脚，晶粒栅极接合区域连接于栅极引脚，至于填充胶则至少部分覆盖于晶粒、漏极引脚、栅极引脚与源极引脚。
文档编号H01L23/48GK101091247SQ200680001453
公开日2007年12月19日 申请日期2006年1月5日 优先权日2005年1月5日
发明者刘凯, 张晓天, 孙明, 罗礼雄 申请人:万国半导体股份有限公司