超高速大电流横向绝缘栅双极型晶体管的制作方法
【技术领域】
[0001]本发明涉及半导体功率器件，特别是双子导电功率器件的材料和结构。
【背景技术】
[0002]众所周知，传统的横向双子功率器件是通过利用大注入效应引入的大量空穴和电子来导电。例如最典型的横向绝缘栅双极型晶体管器件(LIGBT)，由于使用了双子导电，所以其导通电阻小，导通压降远小于同等条件下的金属氧化物半导体型器件(MOS)。尽管MOS器件使用多子导电，导致导通电阻较大，但其开关速度极为迅速;然而由于LIGBT利用了双子导电，在功率器件关闭时漂移区中会存在大量的非平衡载流子，它们无法在短时间之内被中和掉，这导致LIGBT器件在关断过程后会有一个持续时间较长的阳极拖尾电流。人们开展了大量的工作来优化这个阳极拖尾电流，例如经典的阳极短路LIGBT【P.A.Gough，M.R.Simpson,and V.Rumenik，“Fast switching lateral insulated gate transistor,”in IEDM Tech.Dig.，1986，pp.218-221】，肖特基注入SINFET【J.K.0.Sin，C.A.T.Salama，L.Z.Hou, uThe SINFET - A Schottky inject1n MOS - gated device /' IEEETrans.Electron Devices , vol.ED-33, 1940，1986】，SiGe阳极 LIGBT【P.Li，Y.Q.Li ,andC.A.T.Salama,uA heterojunct1n bipolar transistor with a thina-Si emitter,”IEEE Trans.Electron Devices ,vol.41 ,n0.6,pp.932-935，Jun.1994】，等等。传统解决方案大多都是通过削弱阳极的大注入效应，或者通过缩短载流子寿命来减小空穴的浓度，使得在器件从导通到关闭时，非平衡载流子也相应降低，从而缩短LIGBT拖尾电流的持续时间。然而，这些方案由于减小了空穴载流子的浓度，将导致器件导通时的电流密度降低，使得器件的导通损耗增大。此外，上述方案只能减小LIGBT在关闭时的非平衡载流子浓度而无法彻底消除，所以LIGBT的拖尾电流只能被削弱，无法被消除。
【发明内容】
[0003]本发明所要解决的技术问题是，提供一种超高速大电流横向绝缘栅双极型晶体管器件，能够通过大幅度提高LIGBT导通时的载流子浓度来提高器件的导通电流密度。
[0004]本发明所要解决的第二个技术问题是，能够大幅提高开关速度并能彻底消除阳极拖尾电流。
[0005]本发明解决所述技术问题采用的技术方案是，超高速大电流横向绝缘栅双极型晶体管，包括硅衬底I和设置于硅衬底I和埋氧18上方的漂移区2、沟道区3、欧姆接触重掺杂区
4、阴极5、栅极介质8、阳极引出线10、栅极11、阴极引出线12、阳极13，
[0006]漂移区2在阳极13与沟道区3之间的部分的上表面，设置有电场加强单元20，所述电场加强单元20用于产生一个从阳极13指向电场加强单元20下表面的电场；
[0007]电场加强单元20通过绝缘介质6与漂移区2隔离。
[0008]所述电场单元20包括:
[0009]高阻导电区7，
[0010]与高阻导电区7连接，且处于高阻导电区7靠近阳极13的一侧的加速栅极重掺杂区15，
[0011]与高阻导电区7连接，且处于高阻导电区7靠近沟道区3—侧的接地掺杂区16，
[0012]与加速栅极重掺杂区15连接的加速栅极9，
[0013]与接地掺杂区16连接的接地电极17。
[0014]所述加速栅极重掺杂区15的材质为N+型材料，接地掺杂区16的材质为P型材料。
[0015]所述加速栅极重掺杂区15在漂移区2的上表面所在平面上的投影与阳极13在漂移区2上表面所在平面上的投影有重合。
[0016]接地掺杂区16在漂移区2的上表面所在平面上的投影与沟道区3在漂移区2上表面所在平面上的投影有重合。
[0017]所述电场加强单元20嵌入绝缘介质6内，绝缘介质6将电场加强单元20与晶体管的其他部分隔呙。
[0018]本发明同传统通过削弱LIGBT导通时载流子浓度来提高关闭速度的方法相左，本发明将利用外围电场，通过大幅度提高LIGBT导通时的载流子浓度来彻底消除阳极拖尾电流并大幅提尚开关速度，所以本发明将实现LIGBT器件导通性能和开关性能的双重提尚。
【附图说明】
[0019]图1是实施例1中器件的截面图。
[0020]图2是实施例2中器件的截面图。
[0021 ]图3是实施例3中器件的截面图。
[0022]图4是实施例4中器件的截面图。
[0023]图5是实施例5中器件的截面图。
[0024]图6是实施例6中器件的截面图。
[0025]图7是实施例7中器件的截面图。
[0026]图8是图1中器件加速栅极重掺杂区15与阳极13投影重叠示意图。
[0027]图9是图1中器件接地掺杂区16与沟道区3投影重叠示意图。
【具体实施方式】
[0028]本发明提供一种超高速大电流横向绝缘栅双极型晶体管，包括硅衬底I和设置于硅衬底I和埋氧18上方的漂移区2、沟道区3、欧姆接触重掺杂区4、阴极5、栅极介质8、阳极引出线10、栅极11、阴极引出线12、阳极13，漂移区2在阳极13与沟道区3之间的部分的上表面，设置有电场加强单元20，所述电场加强单元20用于产生一个从阳极13指向电场加强单元20下表面的电场，工作时，该电场在晶体管器件从栅极11收到关断信号到器件完全关断的过程中产生消除拖尾电流的作用;在晶体管器件导通时则将产生降低导通损耗的作用。
[0029]电场加强单元20通过绝缘介质6与漂移区2隔离。
[0030]更具体的，本发明的超高速大电流横向绝缘栅双极型晶体管器件包括衬底1、漂移区2、阳极13、沟道区3、欧姆接触重掺杂区4、阴极5、栅极11、栅极介质8、阳极引出线10、阴极引出线12、缓冲区14，漂移区2、埋氧18、缓冲区14、阴极5为N型;衬底1、沟道区3、欧姆接触重掺杂区4、阳极13为P型；设置电场加强单元20覆盖于漂移区2、缓冲区14的表面的部分或全部，也可延伸至阳极13或沟道区3。
[0031]电场加强单元20通过绝缘介质6与晶体管其他部分隔离，电场加强单元20包括高阻导电区7、加速栅极重掺杂区15、接地掺杂区16、加速栅极9、接地电极17。加速栅极重掺杂区15位于在高阻导电区7靠近阳极引出线10的部分，加速栅极9同加速栅极重掺杂区15直接接触，接地掺杂区16位于高阻导电区7靠近栅极11的部分，接地电极17与接地掺杂区16直接接触，接地掺杂区16和加速栅极重掺杂区15分别与栅极11和阳极引出线10隔离。加速栅极重掺杂区15靠近阳极的边缘与阳极13在漂移区2上表面所在平面上的投影相切或部分重叠，接地掺杂区16在漂移区2上表面所在平面上的投影与沟道区3部分重叠或相切。绝缘介质6的材质可以使用传统栅极介质材料，也可以使用高介电常数材料，高阻导电区7的材质可以使用轻掺杂单晶硅或多晶硅，其掺杂类型可为N型或P型，加速栅极重掺杂区15使用N型或P型重掺杂单晶或多晶硅，接地掺杂区16为N型或P型的中高浓度掺杂。
[0032]更具体的实施方式如下:
[0033]如图1，2，3，4所示，包括衬底1、漂移区2、埋氧18、阳极13、沟道区3、欧姆接触重掺杂区4、阴极5、栅极11、栅极介质8、阳极引出线10、阴极引出线12、缓冲区14，漂移区2、缓冲区14、阴极5为N型;衬底1、沟道区3、欧姆接触重掺杂区4、阳极13为P型;在漂移区2、缓冲区14表面设置有电场加强单元20也可延伸至阳极13或沟道区3。电场加强单元20通过绝缘介质6与晶体管其他部分隔离，电场加强单元20包括高阻导电区7、加速栅极重掺杂区15、接地掺杂区16、加速栅极9、接地电极17。加速栅极重掺杂区15位于在高阻导电区7靠近阳极引出线10的部分，加速栅极9同加速栅极重掺杂区15直接接触，接地掺杂区16位于高阻导电区7靠近栅极11的部分，接地电极17与接地掺杂区16直接接触，接地掺杂区16和加速栅极重掺杂区15分别与栅极11和阳极引出线10隔离。加速栅极重掺杂区15靠近阳极的边缘与阳极13在漂移区2上表面所在平面上的投影相切或部分重叠，接地掺杂区16在漂移区2上表面所在平面上的投影与沟道区3重叠或相切。
[0034]