半导体器件及其形成方法
【专利摘要】本发明提供一种半导体器件及其形成方法，其中，半导体器件的形成方法包括：在半导体衬底上形成浮栅结构后，对所述浮栅结构表面进行离子掺杂，以形成第一绝缘层，之后再于所述第一绝缘层上覆盖形成第二绝缘层，并在所述第二绝缘层上形成控制栅结构。所述第一绝缘层和第二绝缘层可提高浮栅结构和控制栅结构之间的绝缘效果，减小浮栅结构和控制栅结构之间的漏电现象，进而提升诸如NAND存储器的器件的性能。
【专利说明】
半导体器件及其形成方法
技术领域
[0001] 本发明设及半导体制造领域技术，特别设及半导体器件及其形成方法。
【背景技术】
[0002] 非易失性存储器是一种半导体存储器，当供电电源被移除时，仍可持续储存数据。 其中，NAND存储器常用的一种非易失性存储器，其具有存储单元面积小，存储器单元的存储 量大等优点，因而被广泛地应用在MP3播放器、数字相机、数字摄录像机W及移动电话等便 携式电子产品的存储卡内。
[0003] 图1为一平面浮栅NAND结构示意图。参考图1，包括设置在半导体衬底10上的浮 栅11，位于浮栅上方的控制栅13, W及位于浮栅上的金属插塞12。其中，浮栅11用于存储 电子，W实现数据读写；所述控制栅13上设置金属插塞，W导入外部电压，在所述NAND存储 器中形成电场，用于控制电子进入或离开浮栅11。
[0004] 结合参考图2,图2为图1中浮栅11与控制栅13衔接部的放大结构示意图。在浮 栅11和控制栅13之间设置介质层14, W起到电子绝缘作用。现有技术中，所述介质层14 多为氧化物-氮化物-氧化物（Oxide-Nitride-Oxide，简称0N0)结构。 阳0化]但随着半导体器件发展，半导体器件的特征尺度不断减小，注入介质层14的厚度 也不断减小。在采用现有工艺形成的NAND存储器使用过程中，在浮栅11和控制栅13之间 常常出现漏电现象，从而影响NAND存储器性能。
[0006] 为此如何降低NAND存储器中，浮栅11和控制栅13之间的漏电现象是本领域技术 人员亟需解决的问题。
【发明内容】
[0007] 本发明解决的问题是提供一种半导体器件及其形成方法，W有效减小浮栅和控制 栅之间的漏电现象。
[0008] 为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
[0009] 提供半导体衬底；
[0010] 在所述半导体衬底上形成浮栅结构；
[0011] 对所述浮栅结构的表面进行离子渗杂，形成第一绝缘层；
[0012] 在所述第一绝缘层上形成第二绝缘层；
[0013] 在第二绝缘层上形成控制栅结构。
[0014] 可选地，在所述半导体衬底上形成浮栅结构的步骤包括：在所述半导体衬底上形 成有多个浮栅结构，相邻浮栅结构之间形成有凹槽；
[0015] 在所述浮栅结构的表面渗杂离子的步骤前，所述形成方法还包括：在所述凹槽底 部形成阻挡层，所述阻挡层表面低于所述浮栅结构表面；
[0016] 在对所述浮栅结构的表面进行离子渗杂的步骤之后，形成所述第二绝缘层前，所 述半导体器件的形成方法还包括：去除所述阻挡层。
[0017] 可选地，所述阻挡层为光刻胶层。
[0018] 可选地，形成所述阻挡层的步骤包括：W稀释的光刻胶溶液覆盖所述半导体衬底； 之后进行加热工艺，去除部分溶剂，使所述凹槽内的阻挡层表面低于所述浮栅结构表面，W 形成覆盖所述凹槽底部的光刻胶层。
[0019] 可选地，所述加热工艺的溫度为120~180°C。
[0020] 可选地，在进行加热工艺后，去除部分厚度的光刻胶层，W露出部分厚度的所述浮 栅结构。
[0021] 可选地，去除部分厚度的光刻胶层，W露出部分厚度的所述浮栅结构的步骤包括： 采用氨水、双氧水的水溶液作为湿法刻蚀剂，W湿法刻蚀工艺去除部分光刻胶层；所述湿法 刻蚀剂中，氨水、双氧水和水的体积比为1:1~5:10~50。
[0022] 可选地，去除所述阻挡层的步骤包括：采用含有臭氧的溶液作为湿法刻蚀剂，W湿 法刻蚀工艺去除所述阻挡层；所述湿法刻蚀剂中臭氧的浓度为10~10化pm。
[002引可选地，所述阻挡层的厚度为50~200 A。
[0024] 可选地，对所述浮栅结构的表面进行离子渗杂之后，所述形成方法还包括：进行退 火工艺，W促进所述浮栅结构与所述离子发生反应。
[0025] 可选地，所述退火工艺的溫度为800~900。时间为20~60分钟。 阳0%] 可选地，所述离子为氮离子。
[0027] 可选地，所述第一绝缘层的厚度为10~50 A。
[0028] 可选地，所述离子渗杂的方法为离子注入；所述离子注入的步骤中：注入剂量 10 X 1〇15~20 X 10 i5atom/cm2,功率为 1500 ~2000W。
[0029] 可选地，形成第二绝缘层的步骤包括：在所述第一绝缘层上依次形成第一氧化娃 层、氮化娃层W及第二氧化娃层。
[0030] 本发明还提供了一种半导体器件，包括： 阳031] 半导体衬底；
[0032] 位于所述半导体衬底上的浮栅结构；
[0033] 位于所述浮栅结构上的第一绝缘层，所述第一绝缘层为对所述浮栅结构进行离子 渗杂形成的；
[0034] 位于所述第一绝缘层表面的第二绝缘层；
[0035] 位于所述第二绝缘层上的控制栅结构。
[0036] 可选地，所述第一绝缘层覆盖在所述浮栅结构的表面和所述浮栅结构的部分侧 壁；
[0037] 所述第二绝缘层覆盖于所述第一绝缘层上和所述第一绝缘层露出的浮栅结构的 侧壁上。 阳03引选地，所述第一绝缘层的厚度为I.50 A。
[0039] 可选地，所述第一绝缘层为氮化娃层。
[0040] 可选地，所述第二绝缘层包括依次位于所述浮栅结构上的第一氧化物层、氮化物 层和第二氧化物层。
[0041] 与现有技术相比，本发明的技术方案具有W下优点：
[0042] 在半导体衬底上形成浮栅结构后，在所述浮栅结构表面渗杂离子，W形成第一绝 缘层，之后再于所述第一绝缘层上覆盖形成第二绝缘层，并在所述第二绝缘层上形成控制 栅结构。所述第一绝缘层和第二绝缘层可提高所述后续形成的诸如NAND存储器等器件中， 浮栅结构和控制栅结构之间绝缘效果，减少浮栅结构和控制栅结构之间的漏电现象；而且 采用离子注入方式形成第一绝缘层，可有效减小采用沉积方式在所述浮栅结构上形成阻挡 层时所产生的应力效果，进而提升形成的半导体器件性能。
[0043] 进一步，在半导体器件的形成方法中，在向浮栅结构表面渗杂离子前，先在半导体 衬底上各浮栅结构之间的凹槽底部覆盖阻挡层。在后续向所述浮栅结构表面渗杂离子过程 中，所述阻挡层可保护各浮栅结构凹槽底部，避免离子渗杂期间造成浮栅结构间的凹槽底 部受到损伤，从而进一步提高后续形成的诸如NAND存储器等器件性能。
【附图说明】
[0044] 图1为现有的平面浮栅NAND的电镜图；
[0045] 图2为图1中浮栅与控制栅衔接部的放大结构示意图；
[0046] 图3至图11为本发明半导体器件的形成方法一实施例的结构示意图。
【具体实施方式】
[0047] 由【背景技术】可知，现有技术形成的NAND存储器在浮栅和控制栅之间出现漏电现 象，从而影响NAND存储器的性能。分析其原因，发现是随着半导体器件尺寸减小，浮栅和控 制栅之间的介质层（ONO)厚度降低而影响了介质层的绝缘性，从而导致浮栅和控制栅之间 的漏电现象。
[0048] 但若采用现有技术直接增加沉积于浮栅上的ONO层厚度，因为ONO层较大应力作 用，会影响浮栅和控制栅的结构，从而影响形成的NAND的性能。
[0049] 为此，本发明提供了一种半导体器件及其形成方法，所述半导体器件的形成方法 包括：
[0050] 在半导体衬底上形成多个浮栅结构后，对所述浮栅结构的表面进行离子渗杂，形 成第一绝缘层；在所述第一绝缘层上形成第二绝缘层，在所述第二绝缘层上形成控制栅结 构。
[0051] 在所述浮栅结构表面渗杂离子，W形成第一绝缘层，之后再于所述第一绝缘层上 覆盖形成第二绝缘层，并于所述第二绝缘层上形成控制栅结构。所述第一绝缘层和第二绝 缘层可提高所述后续形成NAND存储器中，浮栅和控制栅之间绝缘效果，减少浮栅结构和控 制栅结构之间的漏电现象；而且采用离子注入方式形成第一绝缘层，可有效减小采用沉积 方式在所述浮栅结构上形成阻挡层时所产生的应力效果，进而提升形成的半导体器件的性 能。
[0052] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0053] 图3至图11为本发明一实施例提供的半导体器件的形成方法各步骤中的半导体 器件的剖面结构示意图。
[0054] 请参考图3,提供半导体衬底100。 阳化5] 本实施例中，所述半导体衬底100为娃衬底，在其他实施例中所述半导体衬底100 还可W是错、错娃、神化嫁衬底或绝缘体上娃衬底，常见的半导体衬底均可作为本实施例中 的半导体衬底。
[0056] 此外，在所述半导体衬底表面还可W形成若干外延界面层或应变层等结构W提高 半导体器件的电学性能。上述结构均不影响本发明的保护范围
[0057] 继续参考图3,在所述半导体衬底100的表面形成浮栅结构，用于形成NAND存储器 的浮栅。
[0058] 本实施例中，所述浮栅结构包括形成于半导体衬底100上的隧穿层110,位于所述 隧穿层110上的浮栅层120。
[0059] 可选地，所述隧穿层110的材料为氧化娃；所述浮栅层120的材料为多晶娃。
[0060] 本实施例中，在所述半导体衬底100上形成有多个所述浮栅结构，相邻浮栅结构 之间形成有凹槽140。
[0061] 可选地，在所述半导体衬底100内，位于相邻两个浮栅结构之间形成有浅沟槽隔 离结构（STI) 130,用W电性隔离相邻两个浮栅结构。
[0062] 形成所述浮栅结构和浅沟槽隔离结构的步骤包括：
[0063] 先在所述半导体衬底100表面覆盖氧化娃层（用W形成隧穿层），在所述氧化娃层 上形成多晶娃层（用W形成浮栅层）；
[0064] 在所述多晶娃层上形成掩模图形，并W所述掩模图形为掩模刻蚀所述多晶娃层、 氧化娃层W及半导体衬底100,在所述半导体衬底上形成所述浮栅层120和隧穿层110 W形 成所述浮栅结构，且在相邻两个浮栅结构之间的半导体衬底内形成用W形成浅沟槽隔离结 构的凹槽；
[0065] 再于所述半导体衬底的凹槽内填充氧化娃或是氮化娃等绝缘层材料，W形成所述 浅沟槽隔离结构130,之后去除所述掩模图形。
[0066] 本实施例中，所述浅沟槽隔离结构130的上表面高于所述半导体衬底100表面，即 高于所述浮栅结构的下表面，从而提高相邻两个浮栅结构之间的电性隔离效果。
[0067] 所述氧化娃层、多晶娃层的形成工艺包括化学气相沉积、物理气相沉积或原子层 沉积工艺；刻蚀所述多晶娃层、氧化娃层和半导体衬底100的方法包括干法刻蚀；向所述半 导体衬底的凹槽内填充氧化娃或是氮化娃等绝缘层材料的方法可选为化学气相沉积等方 法；所述掩模图形的材料可选为氮化娃；去除所述掩模图形的方法可W是采用憐酸溶液为 湿法刻蚀剂的湿法刻蚀工艺，上述各步骤为本领域成熟工艺，在此不再寶述。
[0068] 结合参考图4至图8,之后，在所述浮栅结构的表面进行离子渗杂，用W形成第一 绝缘层。 W例本实施例中，所述离子为氮（脚离子。
[0070] 所述第一绝缘层为所述N离子注入所述浮栅层120表面后与所述浮栅层120反应 形成的氮化娃层。
[0071] 本实施例中，对所述浮栅层120表面进行离子渗杂的方法为离子注入，可选地，所 述离子注入为采用等离子体注入。具体步骤包括：将反应气体（如氮气）通入等离子体发 生器内，形成包含氮离子等离子体后，将所述等离子体注入所述浮栅层120的表面。
[0072] 在等离子体注入过程中，若等离子体进入各所述浮栅结构之间的凹槽140底部 (即各浅沟槽隔离结构130表面），造成会造成浅沟槽隔离结构130损伤，导致后续形成的 NAND结构出现漏电现象，从而影响后续形成的NAND存储器性能。
[0073] 本实施例中，在形成所述浮栅结构后，对所述浮栅结构的表面进行离子渗杂工艺 前，先在各浮栅结构之间的凹槽140底部形成阻挡层220。在后续对所述浮栅结构表面进行 离子渗杂的过程中，所述阻挡层220可保护各浮栅结构间凹槽底部，避免离子渗杂期间造 成各浮栅结构间的凹槽底部（即STI结构）受到损伤。
[0074] 本实施例中，所述阻挡层220为光刻胶层。
[00巧]结合参考图4~6,本实施例中，所述阻挡层220的形成步骤包括：
[0076] 参考图4,先在所述半导体衬底100的表面覆盖稀释的光刻胶溶液，形成第一光刻 胶层200。 阳077] 可选地，可向常规光刻胶内置入丙二醇甲基酸（PGM巧或是丙二醇甲酸醋酸醋 (PGMEA)等有机溶剂从而稀释光刻胶，形成稀释的光刻胶溶液。其中，置入的有机溶剂与常 规的光刻胶间的体积比为5:1~10:1。
[0078] 所述第一光刻胶层200内含有较多溶剂，且覆盖所述浮栅结构。
[0079] 之后参考图5,进行加热工艺，去除所述光刻胶200内的部分溶剂，使所述第一光 刻胶层的厚度减薄，形成第二光刻胶层210,使得位于所述凹槽140内的部分第二光刻胶层 210表面低于所述浮栅层120上表面。
[0080] 本实施例中，所述加热工艺的溫度为120~180°C，从而在有效去除第一光刻胶层 200内的溶剂，W降低第一光刻胶层200的厚度同时，避免高溫对于半导体器件损伤。
[0081] 继续参考图5,在形成所述第二光刻胶层210后，仍有部分的光刻胶覆盖在所述浮 栅层120的表面，覆盖在所述浮栅层120上的第二光刻胶层210会影响后续向所述浮栅层 120内渗杂离子的效果。
[0082] 因而，参考图6,在形成所述第二光刻胶层210后，去除部分厚度的所述第二光刻 胶层210,形成第=光刻胶层220。第=光刻胶层220覆盖在所述凹槽140底部，且使所述 浮栅层120露出于所述第=光刻胶层220表面，从而便于后续离子渗杂。
[0083] 在去除覆盖部分在所述浮栅层120表面第二光刻胶层时，得严格控制所述第二光 刻胶层的去除速率，W避免所述第二光刻胶层去除过快而致使所述凹槽140内的光刻胶被 过快去除而影响后续形成的第=光刻胶层220的厚度。
[0084] 本实施例中，去除覆盖部分在所述浮栅层120表面第二光刻胶层的方法为：采用 氨水、双氧水的水溶液作为湿法刻蚀剂，湿法刻蚀所述第二光刻胶层210, W去除部分厚度 的所述第二光刻胶层210。其中，所述湿法刻蚀剂中，氨水、双氧水和水的体积比为1:1~ 5:10~50,即V(氨水）：V(双氧水）：V(水）=1:1~5:10~50。 阳0化]进一步可选地，所述湿法刻蚀剂的溫度为25~50°C。
[0086] 采用上述刻蚀剂可控制所述第二光刻胶层210的去除速率，提高工艺可控性，W 避免第二光刻胶层210被过快去除。
[0087] 若所述阻挡层220的厚度过小，会影响阻挡层220阻止离子进入所述凹槽140底 部的效果，致使对所述浮栅结构表面进行离子渗杂的工艺造成所述凹槽140底部损伤；若 所述阻挡层220的厚度过大，会提高后续所述阻挡层220去除难度。
[0088] 本实施例中，进一步可选，所述阻挡层的厚度大于或等于50 A，再进一步可选 地，所述阻挡层的厚度小于或等于200 A。
[0089] 再参考图7,在形成所述阻挡层（即第=光刻胶）220后，采用离子注入，向露出的 浮栅层120的表面渗杂离子，形成离子渗杂层300,所述离子渗杂层300内的N离子与浮栅 层120表面的多晶娃反应W形成氮化娃，所述离子渗杂层300作为第一绝缘层。
[0090] 所述离子渗杂层300覆盖所述浮栅层120的上表面W及部分侧壁上，露出所述浮 栅层120下段的部分侧壁。
[0091] 可选地，对所述浮栅结构进行离子注入的步骤中，等离子体的剂量IOX 1〇15~ 20Xl〇i5atom/cm2,功率为1500~2000W。从而在所述浮栅层120内注入适量离子的同时， 降低半导体器件其他部位的损伤。
[0092] 进一步可选地，离子注入的溫度为100~500°C，W提高离子渗杂的效果。
[0093] 可选方案中，结合参考图8,在形成所述离子渗杂层300后，去除所述阻挡层220， 露出所述凹槽140的底部。
[0094] 本实施例中，采用臭氧溶液作为湿法刻蚀剂W所述阻挡层220 ;所述臭氧溶液的 浓度为10~10化pm (ppm,全称parts per million,百万分比浓度，为质量浓度单位）。从 而提高所述阻挡层220去除效率同时，避免半导体器件受到损伤。 阳0巧]在其他实施例中，还可采用0K73溶液，或是SPM溶液作为湿法刻蚀剂，用W去除所 述阻挡层220。所述0K73溶液为丙二醇甲酸和丙二醇甲酸醋酸醋的混合溶液，所述丙二醇 甲酸醋酸醋与丙二醇甲酸的体积比为7:3左右，所述SPM溶液为稀释的硫酸溶液，硫酸与水 的体积比为2:1~5:1。
[0096] 可选地，所述湿法刻蚀剂的溫度为120~130°C，从而提高所述阻挡层220的蚀刻 速率，同时降低半导体器件其他部分的消耗。
[0097] 接着参考图9,去除所述阻挡层220后，进行退火工艺，W促进所述离子渗杂层300 内的N离子与浮栅层120表面的多晶娃反应W形成氮化娃，形成退火后的第一绝缘层310， W提高所述第一绝缘层的性能。
[0098] 若所述退火后的第一绝缘层310的厚度多大，影响后续形成的浮栅的性能，若所 述第一绝缘层310的厚度多小，会降低其绝缘效果。
[0099] 本实施例中，退火后的第一绝缘层310的厚度为10~50 A。
[0100] 本实施例中，所述退火工艺的溫度为800~900°C，持续的时间为20~60分钟。 阳101] 本实施例中，所述第一绝缘层310覆盖所述浮栅层120的上表面W及部分侧壁上， 露出所述浮栅层120下段的部分侧壁。
[0102] 值得注意的是，本发明中，所述离子渗杂仅在所述浮栅层120的表面形成所述离 子渗杂层300,离子渗杂的剂量等参数根据后续所要形成的阻挡层的厚度决定，从而提高后 续成的诸如NAND存储器等器件的性能。 阳103] 之后，再结合参考图9和10,在所述浮栅结构和所述第一绝缘层310上依次形成 第一氧化物层321、氮化物层322,和第二氧化娃层323。所述第一氧化物层321、氮化物层 322,和第二氧化娃层323组成第二绝缘层320 (即，所述第二绝缘层320为ONO结构）。后 续在所述浮栅结构上形成控制栅后，所述第一绝缘层310和第二绝缘层320共同作用，W作 为浮栅结构和控制栅之间的绝缘层。
[0104] 本实施例中，所述第二绝缘层320覆盖于所述第一绝缘层310上和所述第一绝缘 层310露出的浮栅结构的侧壁上。
[01化]所述第一氧化娃层321、氮化娃层322和第二氧化娃层323的形成方法包括化学气 相沉积法、原子层沉积法或物理气相沉积等。本发明对所述第二绝缘层中的各层的形成方 法不做具体限定。
[0106] 可选地，所述第一氧化物层的厚度为50A左右，氮氧化物层厚度为60A左右，第 二氧化物层的厚度为50A左右。 阳107] 再参考图11，在所述半导体衬底100上形成控制栅结构400。
[0108] 所述控制栅结构400的形成方法为本领域成熟技术，在此不再寶述。
[0109] 本实施例中，所述半导体器件的形成方法包括：在半导体衬底上形成多个浮栅结 构后，对所述浮栅结构表面进行离子渗杂，渗入浮栅结构中的离子与所述浮栅结构表面反 应形成离子渗杂层，作为第一绝缘层；之后进行退火工艺，W促进离子渗杂层内的离子与浮 栅结构反应，提升所述第一绝缘层的性能；之后再于所述第一绝缘层上覆盖形成第二绝缘 层，所述第一绝缘层和第二绝缘层可提高所述后续形成诸如NAND存储器等器件中，浮栅结 构和控制栅结构之间绝缘效果。本实施例中，采用离子渗杂方式形成第一绝缘层，相比于采 用沉积方式在所述浮栅结构上形成绝缘层，可有效减小所述第一绝缘层所产生的应力效果 对于浮栅结构的影响，从而提高后续形成的成NAND存储器等器件的性能。
[0110] 本实施例中，先进行离子渗杂工艺，在所述浮栅层120表面形成离子渗杂层300， 之后进行退火工艺，W促进离子渗杂层内的离子与浮栅层表面的多晶娃反应，W提高形成 第一绝缘层的性能；之后，再于所述浮栅结构上形成第二绝缘层。上述工艺可避免退火工艺 影响所述第二绝缘层的性能。 阳111 ] 但在本发明的另一实施例中，在所述浮栅层120表面形成所述离子渗杂层300后， 可先在所述离子渗杂层300上形成所述第二绝缘层，之后再进行退火工艺（所述退火工艺 条件如上所述，在此不再寶述），W提高形成于所述浮栅结构表面的第一绝缘层的性能。该 技术方案依然可W实现本发明的目的，运些简单的改变均在本发明的保护范围内。
[0112] 本实施例还提供了采用上述半导体器件的形成方法形成的半导体器件，但本实施 例提供的半导体器件的形成方法并不局限于上述半导体器件的形成方法。
[0113] 可W继续参考图11，本实施例中，所述半导体器件包括：
[0114] 半导体衬底100。
[0115] 位于所述半导体衬底100上的浮栅结构。
[0116] 所述浮栅结构包括形成于半导体衬底100上的隧穿层和位于所述隧穿层上的浮 栅层120。所述浮栅结构为本领域成熟技术，在此不再寶述。
[0117] 位于所述浮栅结构上的第一绝缘层310,所述第一绝缘层310为对所述浮栅结构 进行离子渗杂形成的。
[0118] 本实施例中，所述离子为氮离子，所述第一绝缘层310为氮化娃层。
[0119] 可选地，所述第一绝缘层310的厚度为10~50 A。
[0120] 本实施例中，所述第一绝缘层310覆盖在所述浮栅层120的表面和所述浮栅层120 的部分侧壁上。 阳121] 对所述浮栅结构进行离子渗杂的工艺参考上述半导体器件的形成方法中的内容， 在此不再寶述。 阳122] 所述半导体器件还包括：位于所述第一绝缘层310表面的第二绝缘层320, W及位 于所述第二绝缘层320上的控制栅结构400。
[0123] 本实施例中，所述第二绝缘层320包括依次位于所述浮栅结构上的第一氧化物层 321、氮化物层322和第二氧化物层323。
[0124] 且，所述第二绝缘层320覆盖于所述第一绝缘层310上和所述第一绝缘层310露 出的浮栅结构的侧壁上。
[01巧]所述第一绝缘层310和第二绝缘层320可提高所述浮栅结构和控制栅结构400之 间的绝缘效果，减少浮栅结构和控制栅结构400之间的漏电现象；而且采用离子注入方式 形成第一绝缘层310,可有效减小采用沉积方式在所述浮栅结构上形成阻挡层时所产生的 应力效果，进而提升半导体器件性能。
[01%] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体器件的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上形成浮栅结构； 对所述浮栅结构的表面进行离子掺杂，形成第一绝缘层； 在所述第一绝缘层上形成第二绝缘层； 在第二绝缘层上形成控制栅结构。2. 如权利要求1所述半导体器件的形成方法，其特征在于，在所述半导体衬底上形成 浮栅结构的步骤包括：在所述半导体衬底上形成有多个浮栅结构，相邻浮栅结构之间形成 有凹槽； 在所述浮栅结构的表面掺杂离子的步骤前，所述形成方法还包括：在所述凹槽底部形 成阻挡层，所述阻挡层表面低于所述浮栅结构表面； 在对所述浮栅结构的表面进行离子掺杂的步骤之后，形成所述第二绝缘层前，所述半 导体器件的形成方法还包括：去除所述阻挡层。3. 如权利要求2所述半导体器件的形成方法，其特征在于，所述阻挡层为光刻胶层。4. 如权利要求3所述半导体器件的形成方法，其特征在于，形成所述阻挡层的步骤包 括：以稀释的光刻胶溶液覆盖所述半导体衬底；之后进行加热工艺，去除部分溶剂，使所述 凹槽内的阻挡层表面低于所述浮栅结构表面，以形成覆盖所述凹槽底部的光刻胶层。5. 如权利要求4所述半导体器件的形成方法，其特征在于，所述加热工艺的温度为 120 ~180°C。6. 如权利要求5所述半导体器件的形成方法，其特征在于，在进行加热工艺后，去除部 分厚度的光刻胶层，以露出部分厚度的所述浮栅结构。7. 如权利要求6所述半导体器件的形成方法，其特征在于，去除部分厚度的光刻胶 层，以露出部分厚度的所述浮栅结构的步骤包括：采用氨水、双氧水的水溶液作为湿法刻蚀 剂，以湿法刻蚀工艺去除部分光刻胶层；所述湿法刻蚀剂中，氨水、双氧水和水的体积比为 1:1 ~5:10 ~50。8. 如权利要求3所述半导体器件的形成方法，其特征在于，去除所述阻挡层的步骤包 括：采用含有臭氧的溶液作为湿法刻蚀剂，以湿法刻蚀工艺去除所述阻挡层；所述湿法刻 蚀剂中臭氧的浓度为10~lOOppm。9. 如权利要求2所述半导体器件的形成方法，其特征在于，所述阻挡层的厚度为 50 ~200 A。10. 如权利要求1所述半导体器件的形成方法，其特征在于，对所述浮栅结构的表面进 行离子掺杂之后，所述形成方法还包括：进行退火工艺，以促进所述浮栅结构与所述离子发 生反应。11. 如权利要求10所述半导体器件的形成方法，其特征在于，所述退火工艺的温度为 800~900°C，时间为20~60分钟。12. 如权利要求1所述半导体器件的形成方法，其特征在于，所述离子为氮离子。13. 如权利要求1所述半导体器件的形成方法，其特征在于，所述第一绝缘层的厚度为 1.0-50 A〇14. 如权利要求1所述半导体器件的形成方法，其特征在于，所述离子掺杂的方法为离 子注入；所述离子注入的步骤中：注入剂量10X 1〇15~20X 10 15atom/cm2,功率为1500~ 2000115. 如权利要求1所述半导体器件的形成方法，其特征在于，形成第二绝缘层的步骤包 括：在所述第一绝缘层上依次形成第一氧化硅层、氮化硅层以及第二氧化硅层。16. -种半导体器件，其特征在于，包括： 半导体衬底； 位于所述半导体衬底上的浮栅结构； 位于所述浮栅结构上的第一绝缘层，所述第一绝缘层为对所述浮栅结构进 行离子掺杂形成的； 位于所述第一绝缘层表面的第二绝缘层； 位于所述第二绝缘层上的控制栅结构。17. 如权利要求16所述半导体器件，其特征在于，所述第一绝缘层覆盖在所述浮栅结 构的表面和所述浮栅结构的部分侧壁； 所述第二绝缘层覆盖于所述第一绝缘层上和所述第一绝缘层露出的浮栅结构的侧壁 上。18. 如权利要求16所述半导体器件，其特征在于，所述第一绝缘层的厚度为19. 如权利要求16所述半导体器件，其特征在于，所述第一绝缘层为氮化硅层。20. 如权利要求16所述半导体器件，其特征在于，所述第二绝缘层包括依次位于所述 浮栅结构上的第一氧化物层、氮化物层和第二氧化物层。
【文档编号】H01L21/28GK105826272SQ201510012071
【公开日】2016年8月3日
【申请日】2015年1月9日
【发明人】刘焕新
【申请人】中芯国际集成电路制造(上海)有限公司