一种半导体器件的制作方法
【专利摘要】本发明提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界分层分明，晶界总长度延长；图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构；执行源/漏区离子注入。通过本发明的制作方法，形成具有多层结构，且晶界分层分明，晶界长度相对延长的多晶硅栅极材料层，来降低硼离子在多晶硅层中的扩散速率，防止硼穿透问题的出现，进而提高器件的性能和可靠性。
【专利说明】
-种半导体器件的制作方法
技术领域
[0001] 本发明设及半导体技术领域，具体而言设及一种半导体器件的制作方法。
【背景技术】
[0002] 在金属氧化物半导体（MO巧器件，W下简称MOS器件的制造工艺中，多晶娃是制造 栅极的优选材料，其具有特殊的耐热性W及较高的刻蚀成图精确性。栅极的制造方法首先 需要在半导体衬底上形成一层栅极氧化娃，然后在栅极氧化层上沉积多晶娃层，随后涂布 光刻胶并图案化光刻胶层后刻蚀多晶娃层形成栅极。多晶娃层通常与源漏区同时被离子注 入杂质。在表面沟道类型为n型沟道的NMOS的栅极、源/漏区中离子注入n型杂质。在表 面沟道类型为P型沟道的PMOS的栅极、源/漏区中离子注入P型杂质。 阳00引如图1A-1D所示，在半导体衬底100上形成有多晶娃栅极101，执行源/漏区离子 注入，棚离子同时注入到多晶娃栅极中，然而由于沉积法形成的多晶娃层晶粒尺寸大，从栅 极多晶娃表面到栅极介电质材料的晶界总长度相对较小，在离子注入到表面沟道类型为P 沟道的PMOS的栅电极中的P型杂质棚扩散速率快的情况下，很容易沿晶界穿透多晶娃栅极 101，到达沟道区。从而导致阔值电压的改变，并使得迁移率劣化，降低了器件的性能和可靠 性。
[0004] 因此，为了解决上述栅电极结构层棚穿透问题，有必要提出一种新的制作方法。
【发明内容】
阳〇化]在
【发明内容】
部分中引入了一系列简化形式的概念，运将在【具体实施方式】部分中进 一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006] 为了克服目前存在问题，本发明提供一种半导体器件的制作方法，包括：
[0007] 提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶娃栅极材料 层，其中所述多晶娃栅极材料层为由至少两层W上的多晶娃层组成的多层结构，多层结构 的所述多晶娃栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应 的晶界分层分明，晶界总长度延长；
[000引图案化所述多晶娃栅极材料层和栅极介电层，W形成栅极结构；
[0009] 执行源/漏区离子注入。
[0010] 进一步，所述栅极介电层为氧化娃或氮氧化娃。
[0011] 进一步，采用低压化学气相淀积工艺形成所述多晶娃栅极材料层。
[0012] 进一步，所述低压化学气相淀积工艺反应气体包括硅烷和缓冲气体，所述缓冲气 体为氮气或氮气。
[0013] 进一步，沉积形成所述多晶娃栅极材料层的溫度范围为300~800摄氏度。
[0014] 进一步，形成所述多晶娃栅极材料层的反应腔内压力范围可为50~500mTorr。
[0015] 进一步，所述离子注入的杂质为棚或氣化棚。
[0016] 进一步，多层结构的所述多晶娃栅极材料层的晶粒尺寸分布特征为底层晶粒尺寸 为IOnm~25nm，底层晶粒尺寸为顶层晶粒尺寸的50%。
[0017] 进一步，分层沉积多晶娃层，直到形成预定厚度的多晶娃栅极材料层。
[0018] 综上所述，通过本发明的制作方法，形成具有多层结构，且晶界分层分明，晶界长 度相对延长的多晶娃栅极材料多层结构，来降低棚离子在多晶娃层中的扩散速率，防止棚 穿透问题的出现，进而提高器件的性能和可靠性。
【附图说明】
[0019] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0020] 附图中：
[0021] 图1A-1D为根据现有技术对多晶娃层执行离子注入后棚穿透的示意图；
[0022] 图2A-2D为根据本发明示例性实施例的方法对多晶娃层执行离子注入后棚逐渐 扩散的示意图；
[0023] 图3为根据本发明示例性实施例中方法依次实施的步骤的流程图。
【具体实施方式】
[0024] 在下文的描述中，给出了大量具体的细节W便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可W无需一个或多个运些细节而得W 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0025] 应当理解的是，本发明能够W不同形式实施，而不应当解释为局限于运里提出的 实施例。相反地，提供运些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸W及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0026] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"禪合到"其 它元件或层时，其可W直接地在其它元件或层上、与之相邻、连接或禪合到其它元件或层， 或者可W存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接禪合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第=等描述各种元件、部件、区、层和/或部分，运些元件、部件、区、 层和/或部分不应当被运些术语限制。运些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0027] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在运里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向W外，空间关系术语意图还包括使 用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可W另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0028] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0029] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，W便阐释本发明提出 的技术方案。本发明的较佳实施例详细描述如下，然而除了运些详细描述外，本发明还可W 具有其他实施方式。
[0030] 示例性实施例
[0031] 下面，参照图2A-2D和图3来描述根据本发明示例性实施例的方法依次实施的详 细步骤。
[0032] 执行步骤301，提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多 晶娃栅极材料层，其中所述多晶娃栅极材料层为由至少两层W上的多晶娃层组成的多层结 构，多层结构的所述多晶娃栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到 小分布，对应的晶界分层分明，晶界总长度延长。
[0033] 所述半导体衬底可W是W下所提到的材料中的至少一种：娃、绝缘体上娃（SOI)、 绝缘体上层叠娃（SSOI)、绝缘体上层叠错化娃（S-SiGeOI)、绝缘体上错化娃（SiGeOI) W及 绝缘体上错（GeOI)等。半导体衬底上可W被定义有源区。在半导体衬底中形成隔离结构， 所述隔离结构为浅沟槽隔离（STI)结构或者局部氧化娃化OCOS)隔离结构。
[0034] 所述栅极介电层可W是氧化娃（Si〇2)或氮氧化娃（SiON)。可W采用本领域技术 人员所习知的氧化工艺例如炉管氧化、快速热退火氧化（RTO)、原位水蒸气氧化（ISSG)等 形成氧化娃材质的栅极介质层。对氧化娃执行氮化工艺可形成氮氧化娃，其中，所述氮化工 艺可W是高溫炉管氮化、快速热退火氮化或等离子体氮化，当然，还可W采用其它的氮化工 艺，运里不再寶述。
[0035] 在所述栅极介电层上形成多晶娃栅极材料层。在一个示例中，多晶娃栅极材料层 的形成方法可选用低压化学气相淀积（LPCVD)工艺。形成所述多晶娃层的工艺条件包括： 反应气体为硅烷（SiH4)，所述硅烷的流量范围可为100~200立方厘米/分钟（seem)，如 ISOsccm ;可适当降低反应腔内的溫度，例如降低到300~800摄氏度，包括300、350、400、 450、500、550、600、650、700、750、800摄氏度，W使的多晶娃层的晶粒变小晶界增多。还可 W通过降低反应腔内压力的方法，来实现多晶娃层晶粒变小晶界增多的目的。例如使反应 腔内压力处于较低的值，范围可为50~500毫毫米隶柱（mTorr)，如SOmTortNiOOmTorr、 ISOmTorr、SOOmTorr、SSOmTorr、SOOmTorr、SSOmTorr、AOOmTorr、ASOmTorr、SOOmTorr ;所述 反应气体中还可包括缓冲气体，所述缓冲气体可为氮气化e)或氮气，所述氮气和氮气的流 量范围可为5~20升/分钟（slm)，如8slm、10slm或15slm。示例性地，所述多晶娃栅极 材料层的厚度为800~1200A，例如1000 A，但并不局限有上述数值范围，还可根据实际 工艺进行调整。
[0036] 还可通过降低多晶娃的沉积速率，延长沉积时间的方法来形成所述多晶娃栅极材 料层，使得最终形成的多晶娃栅极材料层的为由至少两层W上的多晶娃层组成的多层结 构，晶粒尺寸不同，对应的晶界分层分明，晶界总长度延长。例如，多层结构的所述多晶娃栅 极材料层的晶粒尺寸分布特征为底层晶粒尺寸为IOnm~25nm，底层晶粒尺寸为顶层晶粒 尺寸的50%。
[0037] 在一个示例中，分层沉积多晶娃层，直到形成预定厚度的多晶娃栅极材料层，所述 多晶娃栅极材料层的不同层多晶娃层的晶粒尺寸不同，例如，一层晶粒尺寸相对较小，其相 邻层相对较大，或一层晶粒尺寸相对较大，其相邻层相对较小。可通过调整每层多晶娃层沉 积时的工艺参数例如溫度，时间、沉积速率、反应腔压力等，来控制每层多晶娃层的晶粒尺 寸。由于不同层多晶娃层的晶粒尺寸不同，则对应的晶界也就不同，对应的晶界分层分明， 可有效增加晶界的长度。
[0038] 在另一个示例中，分层沉积多晶娃层，直到形成预定厚度的多晶娃栅极材料层，晶 粒尺寸从底层到顶层呈由小到大分布。通过调整沉积工艺参数来实现多晶娃栅极材料层的 晶粒尺寸自下而上逐渐增大，例如，可逐步的调整沉积溫度，使沉积溫度逐渐增大，来实现 晶粒尺寸的逐渐增大，进而使得不同层的多晶娃层的晶粒尺寸不同，晶界分布不同，对应的 晶界分层分明，晶界总长度延长。
[0039] 值得一提的是，由于不同器件对应的多晶娃栅极材料层的厚度可能不同，故所述 多晶娃层栅极材料层的层数可W不同，例如可为2层、3层、4层、5层等，根据实际工艺进行 适当调整。
[0040] 接着，执行步骤302,图案化所述多晶娃栅极材料层和栅极介电层，W形成栅极结 构。可采用本领域技术人员熟知的任何方法来形成所述栅极结构，例如利用光刻工艺，在此 不做寶述。
[0041] 接着，执行步骤303,执行源/漏区离子注入。
[0042] 参考图2A，W PMOS为例，执行源/漏区P型杂质离子注入，P型杂质离子同时注 入到栅极结构201中，紧接着进行快速升溫退火工艺，利用900至1050°C的高溫来活化源/ 漏区域内的渗杂质，并同时修补在各离子注入工艺中受损的半导体衬底200表面的晶格结 构。较佳地，所述P型杂质为棚或氣化棚。
[0043] 参考图2B-2D，由于本发明实施例中形成的多晶娃栅极材料为多层结构，不同层间 晶粒大小区分明显，对应的晶界分层分明，晶界长度延长，因此注入到多晶娃层中的棚离子 向下扩散的速率更加缓慢，从而阻止棚离子扩散至栅极介电层。同时棚离子不会全部渗杂 整个多晶娃层，而是在多晶娃层的下部还可能有部分未被渗杂。另外，多晶娃栅极材料层中 的晶界多，晶界的长度延长可W有效防止棚穿透问题的出现。
[0044] 综上所述，根据本发明的制作方法，通过形成具有多层结构，且晶界分层分明，晶 界总长度相对延长的多晶娃栅极材料层，来降低棚离子在多晶娃层中的扩散速率，防止棚 穿透问题的出现，进而提高器件的性能和可靠性。
[0045] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可W理解的是，本发明并不局限于上述实施例，根据本发明的教导还可W做出更多种的 变型和修改，运些变型和修改均落在本发明所要求保护的范围W内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
【主权项】
1. 一种半导体器件的制作方法，包括： 提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其 中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述 多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界 分层分明，晶界总长度延长； 图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构； 执行源/漏区离子注入。2. 根据权利要求1所述的制作方法，其特征在于，所述栅极介电层为氧化硅或氮氧化 娃。3. 根据权利要求1所述的制作方法，其特征在于，采用低压化学气相淀积工艺形成所 述多晶硅栅极材料层。4. 根据权利要求3所述的制作方法，其特征在于，所述低压化学气相淀积工艺反应气 体包括硅烷和缓冲气体，所述缓冲气体为氦气或氮气。5. 根据权利要求1所述的制作方法，其特征在于，沉积形成所述多晶硅栅极材料层的 温度范围为300~800摄氏度。6. 根据权利要求1所述的制作方法，其特征在于，形成所述多晶硅栅极材料层的反应 腔内压力范围可为50~500mTorr。7. 根据权利要求1所述的制作方法，其特征在于，所述离子注入的杂质为硼或氟化硼。8. 根据权利要求1所述的制作方法，其特征在于，多层结构的所述多晶硅栅极材料 层的晶粒尺寸分布特征为底层晶粒尺寸为l〇nm~25nm，底层晶粒尺寸为顶层晶粒尺寸的 50%〇9. 根据权利要求1所述的制作方法，其特征在于，分层沉积多晶硅层，直到形成预定厚 度的多晶硅栅极材料层。
【文档编号】H01L29/49GK105845575SQ201510019313
【公开日】2016年8月10日
【申请日】2015年1月14日
【发明人】徐长春
【申请人】中芯国际集成电路制造(上海)有限公司