芯片封装结构及其制造方法
【专利摘要】本发明提供了一种芯片封装结构及其制造方法，先在封装载体上形成绝缘层，再将有源面设置有电极端子的芯片的背面贴装在所述绝缘层上，然用覆盖体覆盖所述芯片，且使所述覆盖体裸露出所述电极端子，最终在所述覆盖体上形成第一重布线层，从而将所述芯片的电极引出到覆盖体的表面与外部电连接或者与其它从布线层电连接。因此，本发明提供的芯片封装结构的制造工艺简单，成本低，且可靠性高。
【专利说明】
芯片封装结构及其制造方法
技术领域
[0001]本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制造方法。
【背景技术】
[0002]在制造集成电路时，芯片通常在与其它电子装配件的集成之前被封装。早期应用较广泛的芯片封装工艺为引线键合封装工艺，即通过将芯片上的电极端子通过金属引线键合到引线框架上，然后塑封的封装方式。然而通过引线键合封装工艺形成的封装结构的面积较大，且封装性能收到金属引线电阻和寄生电容的影响而不能有效的提高。因此，随后倒装封装工艺应运而生，通过倒装封装工艺形成的倒装封装结构由于封装尺寸小，封装性能尚而备受关注。
[0003]图1为现有技术中的一种通过倒装封装工艺形成的倒装封装结构示意图，芯片02通过位于其有源面上的导电凸块021电连接到引线框架01上，塑封料03覆盖芯片02并裸露出引线框架01的底部以作为与外部电路电连接的引脚。在这种倒装封装工艺过程中，将设置有导电体凸块021的芯片倒扣到引线框架01上时，芯片02放置的位置可能会出现偏差，使得导电凸块021不能精准的与引线框架01上对应的位置电连接，从而影响了封装的可靠性。
[0004]此外，在现有的这种倒装封装工艺中，用于引线框架通常形成于封装载体上，而在塑封之后，一般只能采用化学腐蚀的方式去除封装载体，不利于材料的重复利用，同时在腐蚀的过程中还可能会损坏芯片。另外，由于将芯片通过导电凸块电连接到引线框架之后再进行塑封，因此，当导电凸块的尺寸较小时，塑封料很难以填充到芯片与引线框架之间的间隙里，需要采用工艺难度大的底部填充工艺，从而增加了工艺难度和制造成本。而且，由于芯片与引线框架之间需要采用导电凸块实现电连接，然而由于位于芯片有源面的导电凸块具有一定的尺寸(通常会大于焊盘的尺寸)，当芯片有源面面上的电极端子数量越来越多时，这些电极端子的焊盘与焊盘之间的间距也会越来越小，从而无法在焊盘上制作焊球或导电凸块来实现与外部电路的电连接。
【发明内容】
[0005]有鉴于此，本发明提供了一种芯片封装结构及其制造方法，以提高芯片封装的可靠性，简化工艺流程以及降低制造成本。
[0006]—种芯片封装结构，其特征在于，包括:
[0007]绝缘层；
[0008]位于所述绝缘层上的芯片，所述芯片具有相对的有源面和背面，所述芯片的背面与所述绝缘层相邻，所述芯片的有源面上设置有电极端子；
[0009]覆盖体，所述覆盖体覆盖所述芯片，且所述覆盖体裸露出所述电极端子；
[0010]第一重布线层，所述第一重布线层位于所述覆盖体上，并与所述电极端子电连接。
[0011]优选地，所述覆盖体中与所述电极端子对应的位置设置有开口，以裸露所述第一重布线层，所述第一重布线层包括填充所述开口的第一部分以及位于所述覆盖体的表面之上并与所述第一部分电连接的第二部分。
[0012]优选地，所述电极端子包括位于所述芯片有源面上的焊盘和位于所述焊盘上的导电体。
[0013]优选地，所述第一重布线层第一部分与第二部分一体成型。
[0014]优选地，所述导电体为铜球。
[0015]优选地，所述芯片的背面与所述绝缘层之间还设置有粘接层。
[0016]优选地，所述的芯片封装结构还包括位于所述第一重布线层之上的焊接层，所述芯片封装结构通过所述焊接层与外部电连接。
[0017]优选地，所述的芯片封装结构还包括位于所述第一重布线层之上的至少一层第二重布线层，以重新排布所述芯片的电极，最上层的所述第二重布线层上设置有焊接层，所述芯片封装结构通过所述焊接层与外部电连接。
[0018]优选地，所述的芯片封装结构还包括位于所述第一重布线层与最上层的所述第二重布线层之间的层间介质层。
[0019]—种芯片封装结构的制造方法，其特征在于，包括:
[0020]在封装载体的表面覆盖绝缘层；
[0021]将芯片的背面贴装至所述绝缘层上，所述芯片的有源面上设置有电极端子；
[0022]形成覆盖体所述芯片的覆盖体，且使所述覆盖体裸露出所述电极端子；
[0023]在所述覆盖体的表面上形成第一重布线层，使得所述第一重布线层与所述电极端子电连接；
[0024]将所述封装载体与所述绝缘层进行分离处理。
[0025]优选地，形成覆盖体所述芯片覆盖体，且使所述覆盖体裸露所述电极端子的步骤包括:
[0026]用绝缘材料覆盖所述芯片，以形成所述覆盖体，
[0027]在所述覆盖体中与所述电极端子相对对应的位置处形成开口，以使所述覆盖体裸露所述电极端子，
[0028]所述第一重布线层的第一部分填充所述开口，第二部分位于所述覆盖体的表面之上并与所述第一部分电连接。
[0029]优选地，所述的制造方法还包括:将芯片的背面贴装至所述绝缘层上之前，在所述芯片的有源上的焊盘上形成导电体，所述焊盘与所述导电体构成所述电极端子。
[0030]优选地，所述绝缘层采用第一次塑封工艺形成，所述覆盖体采用第二次塑封工艺形成，且通过机械剥离的方式将所述封装载体与所述绝缘层进行分离处理。
[0031]优选地，形成所述第一重布线层的步骤包括:
[0032]在所述覆盖体上形成金属层，所述金属层填充所述开口并覆盖在所述覆盖体的表面上，
[0033]图案化所述金属层，以形成所述第一重布线层。
[0034]优选地，所述导电体为铜球，且使所述铜球与所述焊盘接触并电连接。
[0035]优选地，所述芯片的背面通过粘接层与贴装在所述绝缘层上。
[0036]优选地，所述的制造方法还包括在所述第一重布线层上形成焊接层，使所述芯片封装结构通过所述焊接层与外部电连接。
[0037]优选地，所述的制造方法还包括在所述第一重布线层之上形成至少一层第二重布线层，以重新排布所述芯片的电极，且在最上层的所述第二重布线层上设置有焊接层，使所述芯片封装结构通过所述焊接层与外部电连接。
[0038]由上可见，在本发明提供的芯片封装结构的制造方法中，先在封装载体上形成绝缘层，再将有源面设置有电极端子的芯片的背面贴装在所述绝缘层上，然用覆盖体覆盖所述芯片，且使所述覆盖体裸露出所述电极端子，最终在所述覆盖体上形成第一重布线层，从而将所述芯片的电极引出到覆盖体的表面与外部电连接或者与其它从布线层电连接。因此，本发明提供的芯片封装结构的制造工艺简单，成本低，且可靠性高。
【附图说明】
[0039]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0040]图1为现有技术中的一种倒装封装结构示意图；
[0041 ]图2为根据本发明实施例的芯片封装结构示意图；
[0042]图3a?3f为根据本发明实施例的芯片封装结构的制造方法中中各个工艺步骤形成结构的剖面示意图。
【具体实施方式】
[0043]以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0044]图2为根据本发明实施例的芯片封装结构示意图。
[0045]如图2所示，芯片封装结构100主要包括绝缘层11、芯片21、覆盖体31、以及第一重布线层41。
[0046]芯片21位于绝缘层11上，且芯片21具有相对的有源面和背面，其中，芯片21的背面与绝缘层11相邻。为了增加芯片封装结构100的可靠性，在芯片21的背面和绝缘层11之间还设置有粘接层芯片211。芯片的有源面上设置有电极端子。所谓的电极端子是指将芯片21中器件的电极引出到芯片21有源面上的端子，例如位于芯片21的有源面上的焊盘212，在本实施例中，所述电极端子还可以进一步包括位于焊盘212上的导电体213。其中，导电体213具体可以为铜球，所述铜球可以直接形成于焊盘212上，无需通过金属层与焊盘212电连接。
[0047]覆盖体31位于绝缘层11上方，且覆盖住芯片21，且覆盖体31裸露出所述电极端子，例如，覆盖体31的表面可以直接与所述电极端子的表面在同一个平面，即所述电极端子裸露在覆盖体31的表面上。此外，所述电极端子还可通过开口的方式被裸露，例如在本实施例中，覆盖体31中与所述电极端子对应的位置处设置有开口311，以使覆盖体31裸露出所述电极端子，例如在本实施例中，导电体211被覆盖体31裸露在外。
[0048]第一重布线层41形成于覆盖体31之上，且与所述电极端子电连接，具体的，在本实施例中，所述第一重布线层包括填充开口311的第一部分以及位于覆盖体31的表面之上并与所述第一部分电连接的第二部分。第一重布线层41的第一部分与第二部分通常是一体成型，例如可以由图案化的金属层构成，其用于将芯片21中的电极引出到覆盖体31的表面。
[0049]若芯片21中的电极个数较少，则芯片封装结构100仅需一层重布线层，则芯片封装结构100还可进一步包括位于第一重布线层41上的焊接层(图2未画出)，芯片封装结构100通过位于第一重布线层41上的焊接层与外部电连接，该焊接层可以为锡层等可焊接的金属层。
[0050]若芯片21中的电极个数较多，则芯片封装结构100需要多层重布线层，则芯片封装结构100还包括位于第一重布线层41之上的至少一层第二重布线层(图2中未画出)，以重新排布所述芯片的电极，最上层的所述第二重布线层上设置有焊接层(图2中未画出)，芯片封装结构100通过该焊接层与外部电连接，该焊接层可以为锡层等可焊接的金属层。此外，第一重布线层41与最上层的所述第二重布线层之间还设置有层间介质层(图2中未画出)。
[0051]根据本发明提供的芯片封装结构，无需使用预成型的引线框架，因而无需在引线框架与芯片之间的空隙填充塑封料形成包封芯片的包封体，而是通过先后形成绝缘层和覆盖体共同来包封芯片，且在制造所述芯片封装结构的过程中无需化学腐蚀封装载体的工艺的步骤，有利于提高所述芯片封装结构的可靠性。因此，芯片封装结构的制造工艺简单，成本低且可靠性高。
[0052]此外，本发明还提供了芯片封装结构100的一种制造方法，图3a?3f为根据本发明实施例的芯片封装结构的制造方法中中各个工艺步骤形成结构的剖面示意图。本发明提供的芯片封装结构的制造方法包括以下步骤:
[0053]步骤1:如图3a所示，提供封装载体00，然后在封装载体00的表面覆盖绝缘材料以形成绝缘层U。封装载体可铜片等可提供机械支撑的物体，形成绝缘层11的材料可以为塑封料，例如环氧塑封料，则可以通过第一次塑封工艺形成绝缘层11。封装载体00与绝缘层11在加热或其它外力条件(机械剥离)下可以进行分离。
[0054]步骤2:如图3b所示，将芯片21的背面贴装至绝缘层11上，具体的，可以使芯片21的背面通过粘接层211贴装至绝缘层11上。
[0055]芯片21上的有源面上设置有电极端子，因此在将芯片21贴装至绝缘层11上之前，还需在芯片21的表面形成所述电极端子。在本实施例中，所述电极端子可以包括位于芯片21上的焊盘212和位于焊盘212上的导电体213，因此在贴装芯片21之前，需要先在芯片的焊盘212上形成导电体213，导电体213在本实施例中为铜球，所述铜球与焊盘212相接触并电连接。
[0056]步骤3:用绝缘材料覆盖芯片21，以形成覆盖体31，且使最终形成的覆盖体31裸露出所述电极端子。覆盖体31的表面可以与所述电极端子的表面在同一个平面上，即使所述电极端子裸露在覆盖体31的表面上。此外，在本实施例中，也可先使覆盖体31全部覆盖住所述芯片与所述电极端子，如图3c所示，然后在覆盖体31中与所述电极端子相对的位置处进行开口处理，使的覆盖体31通过被开口的方式裸露所述电极端子，如图3d所示，由于焊盘212上设置了导电体213，则在形成开口 311的过程中，可以保护芯片21中的器件不被损坏。绝缘材料可以为塑封材料，例如环氧塑封料，则可以通过第二次塑封体工艺形成覆盖体31。
[0057]步骤4:如图3e所示，在覆盖体31的表面形成第一重布线层41，使得第一重布线层41与所述电极端子(如导电体213)电连接。在本实施例中，由于覆盖体31具有开口311，则在形成第一重布线层41时，使所述第一重布线层的第一部分填充所述开口 311，第二部分位于所述覆盖体的表面之上并与所述第一部分电连接。
[0058]具体的，可以形成第一重布线层41的方法为:首先在覆盖体31上形成金属层，使所述金属层填充所述开口并覆盖在所述覆盖体的表面上，然后图案化所述金属层，以形成第一重布线层41。因此，第一重布线层41的第一部分与第二部分一体成型。
[0059]步骤5:如图3f所示，将封装载体00与绝缘层11进行分离处理，从而形成图2所示的芯片封装结构。
[0060]具体的，在步骤I中，使构成封装载体00的材质与构成绝缘层11的材质在加热或其它外力条件下可剥离，因此，可以通过机械剥离的方式使封装载体00与绝缘层11进行分离处理，从而将封装载体00从所述芯片封装结构上剥离下来。
[0061]若芯片21中的电极个数较少，则芯片封装结构100仅需一层重布线层，本发明提供的芯片封装结构的制造方法还可进一步在第一重布线层41上形成焊接层(未画出)，芯片封装结构100通过位于第一重布线层41上的焊接层与外部电连接，该焊接层可以为锡层等可焊接的金属层。
[0062]若芯片21中的电极个数较多，则芯片封装结构100需要多层重布线层，则本发明提供的芯片封装结构的制造方法还包括在第一重布线层41之上的形成至少一层第二重布线层，以重新排布所述芯片的电极，最上层的所述第二重布线层上设置有焊接层，芯片封装结构100通过该焊接层与外部电连接，该焊接层可以为锡层等可焊接的金属层。此外，在第一重布线层41与最上层的所述第二重布线层之间还形成有层间介质层。
[0063]由上可见，在本发明提供的芯片封装结构的制造方法中，先在封装载体上形成绝缘层，再将有源面设置有电极端子的芯片的背面贴装在所述绝缘层上，然用覆盖体覆盖所述芯片，且使所述覆盖体裸露出所述电极端子，最终在所述覆盖体上形成第一重布线层，从而将所述芯片的电极引出到覆盖体的表面与外部电连接或者与其它从布线层电连接。因此，本发明提供的芯片封装结构的制造工艺简单，成本低，且可靠性高。
[0064]依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
【主权项】
1.一种芯片封装结构，其特征在于，包括: 绝缘层； 位于所述绝缘层上的芯片，所述芯片具有相对的有源面和背面，所述芯片的背面与所述绝缘层相邻，所述芯片的有源面上设置有电极端子； 覆盖体，所述覆盖体覆盖所述芯片，且所述覆盖体裸露出所述电极端子； 第一重布线层，所述第一重布线层位于所述覆盖体上，并与所述电极端子电连接。2.根据权利要求1所述的芯片封装结构，其特征在于，所述覆盖体中与所述电极端子对应的位置设置有开口，以裸露所述第一重布线层，所述第一重布线层包括填充所述开口的第一部分以及位于所述覆盖体的表面之上并与所述第一部分电连接的第二部分。3.根据权利要求1所述的芯片封装结构，其特征在于，所述电极端子包括位于所述芯片有源面上的焊盘和位于所述焊盘上的导电体。4.根据权利要求2所述的芯片封装结构，其特征在于，所述第一重布线层第一部分与第二部分一体成型。5.根据权利要求3所述的芯片封装结构，其特征在于，所述导电体为铜球。6.根据权利要求3所述的芯片封装结构，其特征在于，所述芯片的背面与所述绝缘层之间还设置有粘接层。7.根据权利要求3所述的芯片封装结构，其特征在于，还包括位于所述第一重布线层之上的焊接层，所述芯片封装结构通过所述焊接层与外部电连接。8.根据权利要求3所述的芯片封装结构，其特征在于，还包括位于所述第一重布线层之上的至少一层第二重布线层，以重新排布所述芯片的电极，最上层的所述第二重布线层上设置有焊接层，所述芯片封装结构通过所述焊接层与外部电连接。9.根据权利要求8所述的芯片封装结构，其特征在于，还包括位于所述第一重布线层与最上层的所述第二重布线层之间的层间介质层。10.一种芯片封装结构的制造方法，其特征在于，包括: 在封装载体的表面覆盖绝缘层； 将芯片的背面贴装至所述绝缘层上，所述芯片的有源面上设置有电极端子； 形成覆盖体所述芯片的覆盖体，且使所述覆盖体裸露出所述电极端子； 在所述覆盖体的表面上形成第一重布线层，使得所述第一重布线层与所述电极端子电连接； 将所述封装载体与所述绝缘层进行分离处理。11.根据权利要求10所述的制造方法，其特征在于，形成覆盖体所述芯片覆盖体，且使所述覆盖体裸露所述电极端子的步骤包括: 用绝缘材料覆盖所述芯片，以形成所述覆盖体， 在所述覆盖体中与所述电极端子相对对应的位置处形成开口，以使所述覆盖体裸露所述电极端子， 所述第一重布线层的第一部分填充所述开口，第二部分位于所述覆盖体的表面之上并与所述第一部分电连接。12.根据权利要求10所述的制造方法，其特征在于，还包括:将芯片的背面贴装至所述绝缘层上之前，在所述芯片的有源上的焊盘上形成导电体，所述焊盘与所述导电体构成所述电极端子。13.根据权利要求10所述的制造方法，其特征在于，所述绝缘层采用第一次塑封工艺形成，所述覆盖体采用第二次塑封工艺形成，且通过机械剥离的方式将所述封装载体与所述绝缘层进行分离处理。14.根据权利要求11所述的制造方法，其特征在于，形成所述第一重布线层的步骤包括: 在所述覆盖体上形成金属层，所述金属层填充所述开口并覆盖在所述覆盖体的表面上， 图案化所述金属层，以形成所述第一重布线层。15.根据权利要求12所述的制造方法，其特征在于，所述导电体为铜球，且使所述铜球与所述焊盘接触并电连接。16.根据权利要求12所述的制造方法，其特征在于，所述芯片的背面通过粘接层与贴装在所述绝缘层上。17.根据权利要求16所述的制造方法，其特征在于，还包括在所述第一重布线层上形成焊接层，使所述芯片封装结构通过所述焊接层与外部电连接。18.根据权利要求16所述的制造方法，其特征在于，还包括在所述第一重布线层之上形成至少一层第二重布线层，以重新排布所述芯片的电极，且在最上层的所述第二重布线层上设置有焊接层，使所述芯片封装结构通过所述焊接层与外部电连接。
【文档编号】H01L21/60GK105977233SQ201610292637
【公开日】2016年9月28日
【申请日】2016年4月28日
【发明人】尤文胜
【申请人】合肥祖安投资合伙企业(有限合伙)