状立柱或一行第二类柱状立柱。
[0030]上述的超级结布局结构，拐角区域中柱状立柱之间的单元间距小于或等于有源区中条状立柱之间的单元间距；以及柱状立柱阵列边缘处靠近第一、第二周边区域或靠近有源区的任意一个柱状立柱和第一、第二周边区域或有源区中最接近于该任意一个柱状立柱的条状立柱之间的最短距离不超过有源区中条状立柱之间的单元间距。
[0031]上述的超级结布局结构，柱状立柱的横截面为圆形或椭圆形或三角形或任意多边形。
[0032]上述的超级结布局结构，半导体层中包括每单位体积上掺杂密度为P、掺杂深度为T的第一导电类型掺杂物，半导体层之中的柱形立柱、条状立柱中包括植入剂量为Q、掺杂深度为T的第二导电类型掺杂物；拐角区域总面积为Stct并设计柱形立柱的整体面积为Ssub，保持Ssub比S TOT是一个等于(TX P ) +Q的常数。
【附图说明】
[0033]阅读以下详细说明并参照以下附图之后，本实用新型的特征和优势将显而易见:
[0034]图1是超级结器件的基本架构。
[0035]图2A-2B是功率MOSFET的示范性结构的平面图。
[0036]图3A-3B是超级结器件终端区角部位置的电场分布。
[0037]图4是单纯利用掺杂立柱平衡电荷的示意图。
[0038]图5是利用掺杂阵列平衡角部电荷的立体示意图。
[0039]图6是利用掺杂阵列平衡角部电荷的平面不意图。
[0040]图7A-7N是利用掺杂阵列平衡角部电荷的各个不同实施例的平面图。
[0041]图8是整个器件上利用掺杂阵列平衡角部电荷的整体平面示意图。
【具体实施方式】
[0042]参见图1，展示了典型的超级结器件100的一部分有源区域的剖面图，注意该晶体管结构仅仅是便于阐明本实用新型的内容而并不意味着本实用新型受限于该特定的器件结构。超级结器件100的有源区域设置有一个形成在适当掺杂的例如重掺杂N+型衬底102上的垂直场效应晶体管结构，如N沟道型MOSFET器件，衬底102主要作为漏极区并且在其衬底102底面设置有一个与衬底具有欧姆接触的电极如漏极。适当掺杂的N—型外延层或者N —型漂移层/漂流层104位于衬底102的上方，漂移层104的掺杂浓度要低于衬底102的掺杂浓度。超级结Super-Junct1n结构包含有交替设置的P —型立柱PiIIar 120和N —型立柱122，它们均形成在漂移层104之中。在漂移层104中间隔植入若干P型掺杂物，形成多个相互分离的P —型立柱120到漂移层104中，而漂移层104位于相邻P —型立柱120之间的区域则构成了 N —型立柱122，使多个P —型立柱120和多个N —型立柱122相互交替出现则可籍由它们相反的导电类型来实现电荷平衡。在MOSFET关断时，垂直的P立柱120与N立柱122之间建立电场，导致PN结反向偏置形成耗尽层，将可垂直导电的N区耗尽，以此实现在垂直方向上可以承受很高的击穿电压。超级结器件100还包括在有源区中设置在每个P —型立柱120之上的一个P —型本体区106，和包括设在每个P —型本体区106内的多个N+源极区108以及设置在漂移层104上表面上方的多个栅极112。因为晶胞/元胞单元CELL或晶体管单元是重复出现的，现在以单独一个晶胞单元进行示范性描述，一个栅极112对应设置在相邻两个P—型本体区106各自的一部分区域的上方，该栅极112同时还设置在漂移层104位于该两个相邻P —型本体区106之间的区域的上方，两个P -型本体区106中一者内部的一个N+源极区108延伸到该栅极112的一侧边缘部分之下，两个P —型本体区106中另一者内部的一个N+源极区108也延伸到栅极112的相对另一侧边缘部分之下，并且栅极112通过未标注的栅极氧化层与下方的漂移层104或本体区106、源极区108绝缘。在施加适当电压至栅极112的条件下，可在漂移层104位于该相邻两个P 一型本体区106之间的区域(也即N型立柱122的顶部区域)和源极区108间构建载流子的导电沟道，导电沟道形成于本体区106顶部的位于栅极112下方的区域并且是在源极区108和漂移层104之间，而与源极金属114具有欧姆接触的源极区108中的电子则通过导电沟道进入被耗尽的垂直的N型立柱122并中和正电荷，从而恢复N型立柱122被耗尽的N—型导电特性，由于垂直N型立柱122在器件的开启阶段具有比较低的电阻率，因而超级结器件100的整体导通电阻较常规MOSFET将明显降低。
[0043]参见图2A，在一个示意性但不构成限制的范例中，从带有超级结Super-Junct1n结构的超级结器件200的俯视平面图可以获悉，在器件/芯片的中心区域设置有一个面积相对较大的有源区203，设置在有源区203外侧的环形终端区环绕着有源区203。为了叙述的方便我们分段介绍终端区，终端区主要包括设置在该有源区203四周的比较靠近器件的周边边缘的横向周边区域201a、201c和纵向周边区域201b、201d，以及终端区还包括比较靠近器件/芯片角部的四个拐角区域201^201€、2018、20111，其中拐角区域2016、2018互为对角以及拐角区域201f、201h互为对角。此外在有源区203的例如N型的半导体层中还设置有P型的阱区或者本体区204，本体区204在图2A中用粗黑虚线条表征，这种布局从图2B的截取于图2A中器件的一个角落的示意图也很容易得知。在图2B中，横向周边区域201a中设置的P型立柱221平行于有源区203中设置的P型立柱223，但P型立柱221、223垂直于纵向周边区域201b、拐角区域201e中设置的P型立柱222。很常见的情况是，由于在P型本体区204的边缘区域尤其是在它的角部附近相对而言比较容易产生电场集中，终端区中的耗尽层以近似放射状地从有源区203向外延展开，并且有源区203的四个角部对应位于终端区的四个拐角区域201e、201f、201g、201h附近，则器件在反向偏置阶段导致P型本体区204很容易在终端区的任意一个拐角区域诱发产生图3A所示的耗尽层轮廓205，这种耗尽层轮廓205不同于常规具有良好击穿效果的平面平行结，而是带有柱面结或球面结的结弯曲效应并对击穿电压有很大的负面影响。为了便于观察和理解，图3B还特意展示了在半导体层220中产生的耗尽层轮廓205的透视图，这种耗尽轮廓常常使击穿电压降低，实质上曲率半径越小则电场越容易在终端弯曲处集聚，击穿就越容易提前发生。为了抑制终端区的拐角区域中产生的耗尽层轮廓205的电荷不平衡，图4展示了一种平衡电荷的布局方式，N型半导体层220中具有的长条状或条纹状的P型立柱222延伸进入边缘区域或拐角区域，籍由引入的P型立柱222进行电荷平衡，来优化耗尽层形貌。虽然图4的布局方式在有源区203的中心部分中，基于P型立柱222可以处于均匀的排列状态，很容易达到电荷平衡，然而在器件的边缘区域和拐角处，却很难获得电荷平衡，从而使这些区域中的击穿电压BV较低，因此有必要进一步优化超级结器件的有源单元拐角区和终端区拐角区的设计，以便在终端区中保持电场分布均匀以及击穿电压BV的均匀。
[0044]参见图5的三维立体图和图6对应的平面示意图，该等实施例有别于图2A、图4单纯利用条纹状结构Strip structure的掺杂立柱Pillar平衡终端区角部的电荷，图5_6是以利用含有柱状结构Columnar-sharp的掺杂立柱的阵列Array来替代实现电荷平衡。后文我们在终端区中任意截取一个示范性的拐角区域201h进行阐释。
[0045]参见图6，终端区Terminat1n reg1n的一个横向周边区域201a中的N型半导体层220中掺杂形成有多条条状的P型立柱211，终端区的另一个横向周边区域201c的N型半导体层220中也掺杂形成有多条条状的P型立柱214，而有源区Active reg1n 203的N型半导体层220中亦掺杂形成有多条条状的P型立柱213，条状的P型立柱211、213、214并排设置且它们均沿着其长度方向横向延伸。与此同时，终端区的一个纵向周边区域201b的N型半导体层220中掺杂形成有多条条状的P型立柱215，终端区的另一个横向周边区域201d的N型半导体层220中掺杂形成有多条条状的P型立柱212，条状的P型立柱212 (或215)并排设置且它们均沿着其长度方向纵向延伸。其中终端区的拐角区域201e衔接起周边区域201a、201b，拐角区域201f衔接起周边区域201b、201c，拐角区域201g衔接起周边区域201c、201d，拐角区域201h衔接起周边区域201d、201a，最终将终端区布置成环状并将有源区203围拢在其内侧，提高器件的耐压程度。
[0046]图7A-7N展示了含有不同阵列布局的各个实施例，下文将一一介绍。为了较为清晰的理解和叙述，在图6中规定器件或芯片具有一组对边边缘线200A、200C和具有相对的另一组对边边缘线200B、200D，那么显然边缘线200A或200C和边缘线200B或200D是互为垂直的，则我们冠之以边缘线200A、200C的长度方向为横向(或第一方向)和边缘线200B、200D的长度方向为纵向(或正交于第一方向的第二方向)，而本申请上下文相继陈列的横向或纵向在此已经被定义，但需要强调的是，这里指代的方向仅仅是方便叙述说明和视角上的观察便利，并不构成任何特定形式的结构限制。
[0047]参见图7A中，因为各拐角区域并无实质差异，选取一个拐角区域201h作为代表进行讨论。拐角区域201h中并未设置任何条状的P型立柱，而是掺杂形成有立柱阵列251，阵列251中设置有多个截面为圆形或椭圆形或其他形状的柱状立柱206。图7A暂时是以横截面为圆形的圆柱状的立柱206进行叙述性说明。在图7A的实施例中预留出方形的拐角区域201h，将阵列251中每行的立柱206和每列的立柱206设置成标准阵列。为了与下文出现的非标准整列(如图7D)以示区分，在本文中定义标准阵列如下:以任意相邻的两行立柱206与任意相邻的两列立柱206所限定出两组立柱206^206^和206Ρ206?+1为例进行分析，其中1、j是大于I的自然数，同一行的立柱206^206^共一条横向的线以及同一行的立柱206.j、206.j+1共另一条横向的线，而同一列的立柱206 1、206.j贝Ij共一条纵向的线以及同一列的立柱2061+1、206j+1共另一条纵向的线。
[0048]对比图7A和图7D，发现图7D中阵列251中立柱的分布不再是那么的十分规则，其上/前一行立柱252a与相邻的下/后一行立柱252b交错设置，后文中将继续阐释。
[0049]参见图7A，在一些作为示范但不构成限制的实施例中，横向周边区域201a中的任意一条P型立柱211的延长线上可设置阵列251中的一行立柱206，使它们共同位于一条横向线上，但也可以是它们错开让P型立柱211与阵列中的行立柱206不予共线。同理，纵向周边区域201d中的任意一条P型立柱212的延长线上也可以设置阵列251中的一列立柱206，使它们共同位于一条纵向线上，但也可以让它们错开而不予共线。在图7A中，拐角区域201h的柱状立柱206之间的晶胞间距Cell Pitch或单元间距Dl小于或等于有源区203中条状立柱213之间的晶胞间距Cell Pitch或单元间距D，在一些实施例中，横向周边区域201a中的条状立柱211之间的单元间距也为D，纵向周边区域201d中的条状立柱212之间的单元间距也为D。在一些可选实施例中，柱状立柱206的单元间距Dl和条状立柱213的单元间距D都等于L。
[0050]在图7A的拐角区域2