一种沟槽式mosfet的制作方法
【技术领域】
[0001 ]本实用新型属于半导体技术领域，具体涉及到一种沟槽式MOSFET。
【背景技术】
[0002]在半导体器件的发展过程中，MOSFET(Metal-Oxide_SemiconductorField-Effect Transistor，金属氧化物半导体场效应晶体管)器件的发展主要有两个方向:第一，高压和超高压方向。即希望器件有较高的耐压，但仍有较低的导通电阻。向此方向发展的MOSFET器件通常有较厚的低掺杂外延层以承受高压，所以，外延层漂移电阻在导通电阻中占有决定性的地位。第二，低压和超低压方向。即对器件承受耐压能力相对不高，但是要求器件有极低的导通电阻和较高的开关速度，该方向是目前MOSFET器件发展更为主导的方向。
[0003]低压MOSFET器件为实现极低的导通电阻，要求每个MOSFET器件由更多更小的原胞组成。早期的低压MOSFET器件大多采用平面工艺进行生产，但是由于平面工艺不利于单个原胞面积的减小，进而不利于较低导通电阻的形成。目前普遍采用挖槽工艺制作MOSFET器件(通常称之为沟槽MOSFET器件)，该工艺能极大地增加原胞的密度，利于降低导通电阻。
[0004]利用挖槽工艺制作低压MOSFET器件，由于器件的耐压要求不是很高，所以外延层可以较薄或者掺杂浓度可以较高，故外延层漂移电阻在导通电阻中所占比例减小，而沟道电阻对导通电阻的影响则明显增大，因此，在原胞密度一定的情形下，减小沟道电阻能有效地减小导通电阻。通过挖槽工艺制作低压MOSFET器件时，在沟道长度一定的情形下，可通过增加沟道宽度来减小沟道电阻。
[0005]现有工艺中所形成的沟槽一般为条形结构或方形结构。
【实用新型内容】
[0006]本实用新型提供一种沟槽式M0SFET，沟道电阻减小，导通电阻减小。
[0007]本实用新型的沟槽式M0SFET，包含有元胞区和栅极总线导出区，特征在于:元胞区位于中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出位于元胞区的外侧，元胞区多晶硅栅极引出至与顶部金属相连；
[0008]低电阻单晶硅衬底层I上生长高电阻单晶硅外延层，外延层上形成掺杂类型相异的阱区，阱区内形成纵横交错的“井”字形沟槽，沟槽内侧壁和底部生长栅介质层，沟槽内的栅介质层内生长刻蚀多晶硅栅极，多晶硅栅极突出阱区部分的边缘生长源掺杂区，源掺杂区上的一部分和多晶硅栅极上生长介质隔离层。
[0009]接触孔金属通过穿过介质隔离层的金属通孔与源掺杂区连通。
[0010]多晶硅栅极的沟槽宽度可以设计为1.5-10微米的宽沟槽。
[0011 ]多晶硅栅极的沟槽宽度或为0.3-1.5微米的小线宽沟槽。
[0012]本实用新型的有益效果是:降低沟道电阻并进而降低导通电阻。
【附图说明】
[0013]图1为本实用新型的沟槽式MOSFET元胞区剖视图。
[0014]图中:1.低电阻单晶娃衬底层；2.尚电阻单晶娃外延层;3.棚.介质层;4.多晶娃極极;5.介质隔离层;6.接触孔金属;61.金属通孔;7.顶层金属;81.讲区;82.源掺杂区。
【具体实施方式】
[0015]下面结合附图和实施例对本实用新型作进一步详细说明。
[0016]实施例1
[0017]参见图1，本实用新型的沟槽式M0SFET，包含有元胞区和栅极总线导出区，元胞区位于中央区域，由若干重复性单元构成，表面由接触孔金属6引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层I作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极4，栅极总线导出位于元胞区的外侧，元胞区多晶硅栅极4引出至与顶层金属7相连；
[0018]低电阻单晶硅衬底层I上生长高电阻单晶硅外延层2，外延层2上形成掺杂类型相异的阱区81，阱区81内形成纵横交错的“井”字形沟槽，沟槽内侧壁和底部生长栅介质层，沟槽内的栅介质层内生长刻蚀多晶硅栅极4，多晶硅栅极4突出阱区81部分的边缘生长源掺杂区82，源掺杂区82上部分和多晶硅栅极4上生长介质隔离层5。
[0019]接触孔金属6通过穿过介质隔离层5的金属通孔61与源掺杂区82连通。
[0020]多晶硅栅极4的沟槽宽度可以设计为1.5-10微米的宽沟槽。
[0021 ]多晶硅栅极4的沟槽宽度或为0.3-1.5微米的小线宽沟槽。
[0022 ]本实用新型的沟槽式MOSFET的栅极制作工艺，包括以下步骤:
[0023]I).通过干法刻蚀形成沟槽；
[0024]2).在所述沟槽底部和侧壁进行牺牲氧化膜的生长和去除；
[0025]3).在所述沟槽底部和侧壁再进行栅介质层3的生长；
[0026]4).在沟槽内进行栅极多晶硅4的生长和刻蚀；
[0027]5).在沟槽之间的区域，以离子注入或扩散的方式进行掺杂81、82;
[0028]6).在整个结构的上方淀积二氧化硅为主要成分的介质隔离层5;
[0029]7).在所述介质隔离层上通过干法刻蚀形成顶层金属7与源掺杂区和多晶硅栅相连之接触孔61。
[0030]8).金属填充接触孔，形成正面的源压焊点和栅的压焊点。
[0031]步骤2)步骤3)所述之氧化膜和介质隔离层的生长，采用在高温炉管形成。
[0032]步骤4)所述之多晶硅淀积厚度约6000-10000埃，多晶回刻不使用掩模版，刻蚀之后多晶仅残留在沟槽内。
[0033]步骤5)所述之掺杂后，通常伴随有利用高温炉管推进的制作工序。
[0034]步骤6)所述之介质隔离层，一般掺杂硼或磷，厚度约2000-10000埃。
[0035]步骤7)所述之对介质隔离层的刻蚀包含涂覆光刻胶，进行光刻，显影和刻蚀。
[0036]步骤8)所述之金属填充，使用铜铝硅合金或者钨，以淀积或溅射的方式形成，其厚度约1-6微米。
[0037]—种沟槽式功率器件栅极总线导出区设计制作方法，特征在于:在制作沟槽的掩模版的设计上，以若干0.3-1.5微米以下的小线宽沟槽代替1.5-10微米的大线宽沟槽，将栅极总线导出的多晶放到沟槽里，同时用若干小线宽沟槽代替单一大线宽沟槽设计。
【主权项】
1.一种沟槽式MOSFET，包含有元胞区和栅极总线导出区，特征在于:元胞区位于中央区域，由若干重复性单元构成，表面由接触孔金属(6)引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层(1)作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极(4)，栅极总线导出位于元胞区的外侧，元胞区多晶硅栅极(4)引出至与顶层金属(7)相连； 低电阻单晶硅衬底层(1)上生长高电阻单晶硅外延层(2)，外延层(2)上形成掺杂类型相异的阱区(81)，阱区(81)内形成纵横交错的“井”字形沟槽，沟槽内侧壁和底部生长栅介质层(3)，沟槽内的栅介质层内生长刻蚀多晶硅栅极(4)，多晶硅栅极(4)突出阱区(81)部分的边缘生长源掺杂区(82)，源掺杂区(82)上的一部分和多晶硅栅极(4)上生长介质隔离层(5)。2.根据权利要求1所述的沟槽式M0SFET，其特征在于:接触孔金属(6)通过穿过介质隔离层(5)的金属通孔(61)与源掺杂区(82)连通。3.根据权利要求1所述的沟槽式M0SFET，其特征在于:介质隔离层(5)中掺杂硼或磷，厚度约 2000-10000埃。4.根据权利要求1所述的沟槽式MOSFET，其特征在于:多晶硅栅极(4)的沟槽宽度为.1.5-10 微米。5.根据权利要求1所述的沟槽式MOSFET，其特征在于:多晶硅栅极(4)的沟槽宽度为.0.3-1.5 微米。
【专利摘要】本实用新型公开了一种沟槽式MOSFET，包含有元胞区和栅极总线导出区，元胞区位于中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出位于元胞区的外侧，元胞区多晶硅栅极引出至与顶层金属相连；低电阻单晶硅衬底层上生长高电阻单晶硅外延层，外延层上形成掺杂类型相异的阱区，阱区内形成纵横交错的“井”字形沟槽，沟槽内侧壁和底部生长栅介质层，沟槽内的栅介质层内生长刻蚀多晶硅栅极，多晶硅栅极突出阱区部分的边缘生长源掺杂区，源掺杂区上部分和多晶硅栅极上生长介质隔离层，减小MOSFETD的沟道电阻。
【IPC分类】H01L29/78
【公开号】CN205177854
【申请号】CN201520826747
【发明人】王丕龙, 王新强, 徐旭
【申请人】青岛佳恩半导体有限公司
【公开日】2016年4月20日
【申请日】2015年10月22日