半导体开关及电力变换装置的制作方法

专利名称：半导体开关及电力变换装置的制作方法
技术领域：
本发明涉及半导体开关及电力变换装置。
背景技术：
以前，期待着在主电路的开关元件上逆并联连接了续流二极管的构成的电力变换电路中，因续流二极管(Free-Wheeling Diode)的逆恢复电流的流动而产生的损耗的降低的半导体开关及具备该半导体开关的电力变换装置。在开关元件上逆并联连接了高速续流二极管的半导体开关中，在反方向上流动主电流时使半导体开关截止(OFF)之际(使主元件和辅助元件截止时)，在主元件的两端之间残留的电压，由将主元件、辅助元件和高速续流二极管连接的电路环路的电感值与主电流的大小之积决定。若使半导体开关的开关速度为高速，则需要尽量小地设计电路环路的电感，因此，有时主元件中残留的电压为小于几V的微小的值。在此，需要对主元件截止中的主元件的输出静电电容进行考虑。例如，作为这样的半导体开关元件的特性，具有当在截止中被施加的残留电压低时内置非常大的静电电容的特性。这是因为当输出端子电压低时结部分的耗尽层的厚度薄，所以具有非常大的静电电容。这样，大的静电电容时，在直流主电路上串联连接了 2个半导体开关的电桥电路中，若互补地动作的另一个半导体开关打开(turn on)，则充电电流流向该大的静电电容。由于电路阻抗非常小，所以存在该充电电流变成短路的大电流，发生大的损耗的可能性。

发明内容
本发明的实施方式是鉴于上述事情而提出的，其目的在于提供一种半导体开关，防止主元件的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。根据实施方式，提供一种半导体开关，具备:主元件，具有逆导性能，是高耐压的电压驱动型开关元件；防逆流元件，与上述主元件相比较，耐压低；高速续流二极管，连接上述主元件的负极和上述防逆流元件的负极而将上述主元件的正极作为正极端子，将上述防逆流元件的正极作为负极端子，在上述正极端子和上述负极端子之间以从上述负极端子向上述正极端子的方向为正向的方式进行连接，具有与上述主元件相同的耐压；及预备电压施加电路，朝着在上述主元件的正极上施加正电压的方向进行连接，发生至少比上述主元件的耐压低的电压脉冲，而且与上述主元件或上述防逆流元件截止的时期大致同步地输出上述电压脉冲。根据上述构成，可以提供一种预备电压施加电路，能防止主元件的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。


图1是示意性地示出第I实施方式的半导体开关的一个构成例的图。
图2是示意性地示出第I实施方式的半导体开关的其他构成例的图。图3是示意性地示出第I实施方式的半导体开关的其他构成例的图。图4是示意性地示出第2实施方式的半导体开关的一个构成例的图。图5是示意性地示出第3实施方式的半导体开关的一个构成例的图。图6是示意性地示出第4实施方式的半导体开关的一个构成例的图。图7是示意性地示出第5实施方式的半导体开关的一个构成例的图。图8是示出超级结(Super junction)型MOSFET的电容特性的一个例子的图。图9是示出超级结型MOSFET的输出充电电荷特性的一个例子的图。图10是示出微细化超级结型MOSFET的电容特性的一个例子的图。图11是示意性地示出第6实施方式的半导体开关的一个构成例的图。图12是示意性地示出第7实施方式的半导体开关的一个构成例的图。图13是示意性地示出第8实施方式的半导体开关的一个构成例的图。图14是用于说明主元件和防逆流元件的导通/截止的定时的一个例子的图。图15是示意性地示出第9实施方式的半导体开关的一个构成例的图。图16是示意性地示出第10实施方式的半导体开关的一个构成例的图。图17是示意性地示出一个实施方式的电力变换装置的一个构成例的图。
具体实施例方式以下，对于实施方式涉及的半导体开关，参照附图进行说明。图1是示意性地示出第I实施方式的半导体开关的一个构成例的电路图。本实施方式的半导体开关具备主元件1、作为防逆流元件的辅助元件3、高速续流二极管4和预备电压施加电路5。主元件I是电压驱动型开关元件，例如可以适用具有600V的耐压的IGBT(绝缘栅双极晶体管:Insulated Gate Bipolar Transistor)。在该IGBT上,逆并联连接逆导二极管2A，使其具有逆导性能。主元件I的耐压优选100V以上，更优选200V以上，进一步优选250V以上的能实现的电压，通常适用具有250V以上的耐压的元件。辅助元件3是电压驱动型开关元件，例如可以使用具有50V的耐压的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。辅助兀件3 的耐压比主兀件 I还低。这样，通过对辅助元件3使用足够低的耐压的M0SFET，而可以降低辅助元件3的导通电阻，并且，可以减小辅助元件3的半导体芯片。一般而言，已知MOSFET的导通电阻与元件耐压的2.5乘方成比例，通过降低辅助元件3的元件耐压，能够同时满足导通电阻降低(导通损耗降低)和芯片面积降低(成本增涨降低)。高速续流二极管4使用如下元件:具有与主元件I相同的例如600V的耐压，相较于与主元件I逆并联连接的逆导二极管2A，芯片面积小，正向的压降高，但逆恢复特性优良的特性。并且，高速续流二极管4具有与主元件I同等或主元件I的耐压以上的耐压即可，不限于同等的耐压。而且，二极管一般而言具有耐压越高则逆恢复特性越恶化的特性。因此，高速续流二极管4例如也可以串联连接多个逆恢复高速但低耐压的二极管而构成。虽然导通时的压降增加，但在高速续流二极管4中，仅在主电流从负极端子流向正极端子6时的死区时间(dead time)期间中流通，所以该流通时间比率短，增大的导通损耗仅一点儿。
而且，对于高速续流二极管4，也可以适用由禁带比硅宽的半导体材料(例如碳化硅、氮化镓、砷化镓、金刚石等)形成的二极管而构成。通过适用禁带比硅宽的半导体的二极管，可以得到更高耐压、且逆恢复高速的特性。而且，禁带宽的半导体材料，虽然比硅半导体更贵，但高速续流二极管4仅在死区时间的短时间流通，所以用小芯片面积就成，所以能较低地抑制成本增涨。预备电压施加电路5与辅助元件3并联，朝着在辅助元件3的正极上施加正电压的方向进行连接。例如，在主元件I截止的时期比辅助元件3截止的时期迟的情况下，预备电压施加电路5与主元件I的栅极驱动信号截止的时期同步，输出比辅助元件3的耐压低的电压脉冲，例如30V的电压脉冲。连接作为主元件I的负极的发射极和辅助元件3的源极端子，将作为主元件I的正极的集电极作为正极端子6，将辅助元件3的漏极端子作为负极端子7，从负极端子7向正极端子6，连接与主元件I及辅助元件3并联的高速续流二极管4。主元件I和辅助元件3的栅极端子，经由适合于各自元件的栅极电阻而与各自的栅极端子共用的栅极驱动电压8连接。经由与主元件I和辅助元件3的栅极端子连接的栅极电阻来施加栅极驱动电压8，构成为主元件I和辅助元件3同步导通及截止。在这样构成的本实施方式中，在主电流朝反方向、即从负极端子7向正极端子6流动时，主电流通过负极端子7 —辅助元件3 —逆导二极管2A —正极端子6的路径流通。此时，若主元件I及辅助元件3截止，则辅助元件3截止，从而主电流转而流到负极端子7 —高速续流二极管4—正极端子6的路径。因此，转而流到正极端子6的路径的时期，是从辅助元件3截止开始经过规定的时间之后。在该转流了的时刻，若从预备电压施加电路5输出30V的脉冲，则高速续流二极管4导通，所以30V的脉冲电压被施加到主元件I的集电极一发射极间。此时，高速续流二极管4的正向压降量(通常I 2V)，电压下降一点儿。因此，在主元件I的输出端子上，施加大约28 29V的电压。而且，在辅助元件3的输出上也施加30V的脉冲电压。这期间，从预备电压施加电路5输出的电力，仅限于主元件I和辅助元件3的输出端子电压的充电所需要的电力，不流出到外部主电路，所以少的输出电力就成。已知在高耐压的主元件的情况下，表现出仅施加比主电路电压足够低的电压，输出结电容就急速地降低的特性。在主元件I上施加大致28 29V的电压，所以主元件I的输出结电容变低，可以抑制互补地动作的另一方的半导体开关打开时的短路的大电流。另一方面，在主电流朝正向、即从正极端子6向负极端子7流动时，若主元件I及辅助元件3截止，则主元件I进行电流的切断，所以在截止的瞬间，主电压(通常200 400V的程度)被施加在主元件I的两端间。这种情况下，即使从预备电压施加电路5发生30V的电压脉冲，也由于比主电压足够低，而高速续流二极管4发生逆阻止，不流过从预备电压施加电路5向主元件I的充电电流。因此，来自预备电压施加电路5的电力，主要为了充电主辅助元件3而被消费，极少。如上所述，根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。图2是示出上述半导体开关的变形例的电路图。在该例中，对主元件I适用包含寄生二极管2B的MOSFET，作为辅助元件(防逆流元件)3而使用二极管。辅助元件3将从正极端子6向负极端子7的方向作为正向而被连接在主元件I的发射极和负极端子7之间。即，在辅助元件3是二极管的情况下，其阳极与主元件I的负极连接，阴极为负极端子7。对主元件I适用MOSFET的情况下，由于在MOSFET中产生寄生二极管2B，所以为了防止从负极端子7向正极端子6的逆流，作为辅助元件3而连接二极管是有效的。并且，对主元件I适用IGBT的情况下，对IGBT附加逆导二极管2A的情况下，也同样为了防止逆流，作为辅助元件3而连接二极管，则可以得到同样的效果。图2所示的半导体开关，除辅助元件3的构成以外，是与上述第I实施方式的半导体开关相同的构成。该变形例的半导体开关也有与上述第I实施方式的半导体开关相同的效果，即，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。图3是示出上述半导体开关的其他变形例的电路图。在该例中，预备电压施加电路5与主元件I并联，朝着经由二极管(第2 二极管)4'而在主元件I的正极上施加正电压的方向进行连接。二极管4'例如是与高速续流二极管4同等高耐压的高速二极管。并且，二极管4'具有与主元件I同等或主元件I的耐压以上的耐压即可，不限于同等的耐压。预备电压施加电路5在主元件I及辅助元件3截止了的定时，发生至少比主元件I的耐压低的电压脉冲。图3所示的半导体开关，除上述预备电压施加电路5的构成以外，是与上述第I实施方式的半导体开关相同的构成。该变形例的半导体开关也有与上述第I实施方式的半导体开关相同的效果，即，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第2实施方式的半导体开关，参照附图进行说明。并且，在以下的说明中，对具有同样功能的构成附加同一符号并省略详细的说明。图4是示意性地示出第2实施方式的半导体开关的一个构成例的电路图。本实施方式的半导体开关，是对第I实施方式的半导体开关，替换了主元件I和辅助元件3的串联连接的位置关系的构成。这种情况下，主元件I和辅助元件3的栅极，需要用其他电位进行驱动，需要用光耦合器(未图示)等绝缘构件进行绝缘。图4所示的情况下，主元件I的栅极被栅极驱动电压8A驱动，辅助元件3的栅极被栅极驱动电压8B驱动。栅极驱动电压8A、8B从连接到各自的直流电压源上的放大器输出。并且，在本实施方式的半导体开关的高电位侧具有同种的半导体开关的变换电路的情况下，辅助元件3的栅极驱动电源可以利用高电位侧的主元件I的栅极驱动电源。上述以外的构成与上述第I实施方式的半导体开关相同。在本实施方式的半导体开关中，也在主电流朝反方向、即从负极端子7向正极端子6流动时，主电流通过负极端子7 —逆导二极管2A —辅助元件3 —正极端子6的路径流通。此时，若主元件I及辅助元件3截止，则辅助元件3截止，从而主电流转而流到负极端子7 —高速续流二极管4 —正极端子6的路径。在该转流了的时刻，若从预备电压施加电路5输出30V的脉冲，则高速续流二极管4导通，所以30V的脉冲电压被施加在主元件I的集电极一发射极间。此时，高速续流二极管4的正向压降量(通常I 2V)，电压下降一点儿。因此，在主元件I的输出端子上施加大约28 29V的电压。而且，在辅助元件3的输出上也施加30V的脉冲电压。在这期间，从预备电压施加电路5输出的电力，仅限于主元件I和辅助元件3的输出端子电压的充电所需要的电力，不流出到外部主电路，所以用少的输出电力就成。另一方面，在主电流朝正向、即从正极端子6向负极端子7流动时，若主元件I及辅助元件3截止，则主元件I进行电流的切断，所以在截止了的瞬间，主电压(通常200 400V的程度)被施加在主元件I的两端间。这种情况下，即使从预备电压施加电路5发生30V的电压脉冲，也由于比主电压足够低，所以高速续流二极管4逆阻止，不流动从预备电压施加电路5主元件I的充电电流。因此，来自预备电压施加电路5的电力，主要为了对辅助元件3进行充电而被消费，极少。如上所述，根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第3实施方式的半导体开关，参照附图进行说明。图5是示意性地示出第3实施方式的半导体开关的一个构成例的电路图。在本实施方式的半导体开关中，对主元件I适用MOSFET (例如600V的耐压)。在主元件I中，内置具有逆导性能的寄生二极管2B。而且，将直流电压源11和开关12串联连接而构成预备电压施加电路5。开关12例如是作为半导体开关元件的小型半导体开关。本实施方式的半导体开关的上述以外的构成与上述第I实施方式的半导体开关相同。在本实施方式中，虽然通过对主元件I适用低电阻的M0SFET，在主元件I的导通电阻上加上辅助元件3的导通电阻量，但通过较低地选定辅助元件3的耐压，与第I实施方式的半导体开关相同，辅助元件3的导通电阻非常小就成，所以加法运算出的导通电阻的增加量极少就成。而且，即使在主电流向反方向流动时，若主元件I及辅助元件3是导通状态，则主电流不在高速续流二极管4中流动，在低电阻的主元件I和辅助元件3的串联电路中流通。其结果，根据本实施方式的半导体开关，与对主元件I适用了 IGBT的第I实施方式的半导体开关相比较，可以降低在正向及反方向上通电时的导通损耗。如上所述，根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第4实施方式的半导体开关，参照附图进行说明。图6是示意性地示出第4实施方式的半导体开关的一个构成例的电路图。在本实施方式的半导体开关中，将直流电压源11和开关12串联连接而构成预备电压施加电路5。开关12适用作为小型半导体开关的P沟道型M0SFET。在以下本实施方式的说明中，将开关12作为P沟道型MOSFET12进行说明。经由栅极电压电平移位器13和适当的栅极电阻而从共用的栅极驱动电压8向P沟道型M0SFET12的栅极连接。由于P沟道型M0SFET12的源极电位相对于主元件I的发射极电位或辅助元件3的源极电位而高出直流电压源11的电压，所以为了给予该电位差来匹配栅极电位，需要栅极电压电平移位器13。因此，栅极电压电平移位器13的电位移位值，大致与直流电压源11的电压相等，是与直流电压源11的电压连动而确定的值。并且，栅极电压电平移位器13能够由电容器及向该电容器充电的充电电路的组合而构成。本实施方式的半导体开关的上述以外的构成与上述第I实施方式的半导体开关相同。在本实施方式的半导体开关中，P沟道型M0SFET12的栅极电位变得比该源极电位低，从而导通。相反，主元件I及辅助元件3的栅极因电位变低而截止。因此，P沟道型MOSFET12以当主元件I及辅助元件3变为截止状态时导通的方式动作，可以在主元件I截止的时期在主元件I上施加直流电压源11的电压。S卩，根据本实施方式，从唯一的共用的栅极驱动电压8控制与上述第I实施方式的半导体开关相同的效果，能够使构成简化。如上所述，根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第5实施方式的半导体开关，参照附图进行说明。图7是示意性地示出第5实施方式的半导体开关的一个构成例的电路图。在本实施方式的半导体开关中，预备电压施加电路5作为直流电压源具有脉冲电压源9、及经由绝缘变压器15而从脉冲电压源9施加电压的防逆流二极管16。在绝缘变压器15的初级电路上连接脉冲电压源9，次级电路经由防逆流二极管16而与辅助元件3并联连接。本实施方式的半导体开关的上述以外的构成与上述第3实施方式的半导体开关相同。在本实施方式的半导体开关中，脉冲电压源9的从不同电位的电力的供给成为可能，例如，能够从共用的控制电源向构成变换器的多个同类的半导体开关供给电力，电源的共用化成为可能。S卩，根据本实施方式，起到与上述第3实施方式的半导体开关相同的效果，而且能够从共用的电源供给预备电压施加所需要的电力，不需要分别设置电源。因此，能够使半导体开关的构成简化。而且，来自共用的控制电路的脉冲电压发生成为可能，能够发生定时精度更高的脉冲。因此，根据本实施方式的半导体开关，可以在最佳的定时发生所需最小限度的脉冲电压，消费电力的节约成为可能。如上所述，根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对上述第3实施方式及第5实施方式的半导体开关的特性的一个例子进行说明。图8是示出超级结型MOSFET的电容特性的一个例子的图。图8示出能适用于主元件I的具有600V耐压的超级结构造的纵型MOSFET的电容特性例。在图8中，横轴表示主元件I的输出端子电压、即漏极一源极间电压(Vds)，纵轴表示静电电容值。当着眼于输出电容(Coss)的特性时示出如下特性:在输出端子电压非常低的OV附近表现出高的值，但伴随输出端子电压的上升而急速地降低。例如，若输出端子电压上升到50V，则输出电容降低到大致1/40。这是由在施加电压低的情况下，耗尽层尚薄，故具有超级结构造引起的被折叠的宽的面积，所以虽然表示出大的静电电容值，但在施加电压增加某种程度以上，耗尽层变厚时，不是超级结构造引起的折叠的面，而是成为平坦化的绝缘面，所以大幅地发生面积的降低而带来的。图9是将这样的输出电容特性，表示为伴随输出电压的上升而在主元件I中充电的电荷特性(Qoss)的图。在图9中，横轴表示主元件I的输出端子电压、即漏极一源极间电压(Vds)，是用横轴的Vds对图8的电容特性进行积分而求出的特性。若输出电容与Vds无关地表示出一定的静电电容值的特性，则图9的特性应该表现出数值从原点开始起直线地上升的特性，但若看图9，则表现出在漏极一源极间电压(Vds)低的区域急速的上升，在50V处，上升到大致0.63 [ u C]，当将主电路电压推定使用280V的变换器的适用时，90%的电荷注入完成。即，主元件I是具有超级结构造的纵型MOSFET的情况下，通过仅施加低的电压，可以实现输出静电电容的大幅降低。因此，这种情况下，能够大幅地降低主元件I的输出静电电容，能够有效地降低因结电容充电电流引起的打开损耗。接着，对上述第3实施方式及第5实施方式的半导体开关的其他特性例进行说明。图10示出具有微细化的超级结构造的纵型MOSFET的电容特性例。在图10中，横轴表示主元件I的输出端子电压、即漏极一源极间电压(Vds)，纵轴表示静电电容值(对数存储器)。在图10中可以看出如下特性:与图8所示的一般的超级结MOSFET的输出电容特性相比较，在漏极一源极间电压(Vds)为更低的电压值处，急剧降低。这样的特性表现出如下特征:在超级结构造的纵横比(aspect ratio)高的情况下看出，仅将主元件I的耐压600V的1/30程度的微小电压(约20V)施加在输出端子上，输出电容就急剧地降低到1/100以下。S卩，在主元件I是具有微细化的超级结构造的纵型MOSFET的情况下，通过仅施加更低的预备电压，大幅地降低主元件I的输出静电电容，能够有效地降低因结电容充电电流引起的打开损耗。虽然在上述图8至图10中示出了主元件I的特性的一个例子，但将具有通过将耐压的1/20以下的微小电压施加在输出端子上而使输出电容降低到1/10以下的特性的M0SFET，作为主元件I而在上述实施方式的半导体开关中采用，从而可以更有效地防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第6实施方式的半导体开关，参照附图进行说明。图11是示意性地示出第6实施方式的半导体开关的一个构成例的电路图。在图11中，对主元件I适用MOSFET (例如600V的耐压)。在主元件I中内置具有逆导性能的寄生二极管2B。而且，在主元件I上，逆并联地连接高速二极管17。本实施方式的半导体开关的上述构成以外与上述第3实施方式相同。在本实施方式的半导体开关中，主电流向反方向流动时若该电流值变大则通过主元件I的导通电阻，不能足够低地维持压降。这种情况下，当电流向寄生二极管2B分流时，在MOSFET的寄生二极管2B中蓄积载流子，逆恢复特性恶化。此时，预备电压施加电路5为了排除MOSFET的寄生二极管2B的蓄积载流子，而产生注入额外的电力的需要。在本实施方式的半导体开关的构成中，由于电流也分流道与主元件I逆并联连接的高速二极管17，所以可以减轻向MOSFET的寄生二极管2B的分流电流，减少逆恢复特性的降低成为可能，其结果，较低地抑制预备电压施加电路5的消费电力也成为可能。S卩，根据本实施方式的半导体开关，即使反方向主电流变大，也可以减少主元件I即MOSFET的寄生二极管2B的逆恢复所需要的额外的电力的注入。根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第7实施方式的半导体开关，参照附图进行说明。图12是示意性地示出第7实施方式的半导体开关的一个构成例的电路图。在图12中，对主元件I适用MOSFET (例如600V的耐压)。在主元件I中内置具有逆导性能的寄生二极管2B。栅极驱动放大器18接收栅极控制信号20，电流放大而输出栅极驱动电压8。这些电力从栅极驱动电源19提供。栅极驱动电源19也承担预备电压施加电路5的向直流电压源11的电力供给。在本实施方式中，作为预备电压施加电路5的直流电压源11而适用电容器。在栅极驱动电源19和预备电压施加电路5之间插入电阻器，抑制栅极驱动电源19的变动，而且防止来自栅极驱动电源19的电流流动。本实施方式的半导体开关的上述构成以外与上述第4实施方式相同。在本实施方式的半导体开关中，主元件I及辅助元件3的栅极驱动电力、小型半导体开关即P沟道型M0SFET12的栅极驱动电力、预备电压施加电路5的直流电压源11的电力供给，都通过栅极驱动电源19而统一化，得到电源的单一化。即，根据本实施方式的半导体开关，谋求栅极驱动电源19和预备电压施加电源5的共用化，可以使电路简化。根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第8实施方式的半导体开关，参照附图进行说明。图13是示意性地示出第8实施方式的半导体开关的一个构成例的电路图。在图13中，在从栅极驱动电源19向预备电压施加电路5的直流电压源11供给的电力供给的路径中，经由包含2个二极管和I个电容器的升压电路21。2个二极管被串联排列地插入电力供给路径中，在2个二极管的连接线和栅极驱动放大器18的输出线之间连接着电容器。升压电路21将从栅极驱动电源19输出的电压升压而向直流电压源11输出。本实施方式的半导体开关的上述构成以外与上述第4实施方式相同。并且，在升压电路21的电容器和栅极驱动放大器的输出线之间，为了充电电流的抑制及放大器保护而插入电阻。在这样构成的在本实施方式的半导体开关中，例如在栅极驱动电源19是IOV 15V的情况下，通过升压电路21的电容器及栅极驱动电压源19进行充电，所以直流电压源11为约2倍的20V 25V。即，根据本实施方式的半导体开关，由于可以使预备电压施加电路5的直流电压源11的电压较高，所以降低输出电容故而可以确保足够的电压。
S卩，根据本实施方式的半导体开关，当主电流向反方向续流时将半导体开关元件截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对上述实施方式的半导体开关的主元件I及辅助元件3的驱动方法，使用波形图进行说明。图14是示出栅极驱动放大器18的输出电压波形和主元件I及辅助元件3的栅极电压波形的一个例子的图。并且，在图14中，示出了有关主元件I及辅助元件3是MOSFET的情况。在本实施方式中，主元件I的栅极驱动电压和辅助元件3的栅极驱动电压，从同一栅极驱动放大器18输出，插入作为以主元件I的关断的瞬间变得比辅助元件3的关断的瞬间迟的方式进行控制的控制构件的栅极电阻。具体而言，调节两者的栅极电阻以使得主元件I的关断的瞬间比辅助元件3的关断的瞬间还迟。即，辅助元件3的栅极电阻变得比主元件I的栅极电阻还小。并且，以主元件I的关断的瞬间比辅助元件3的关断的瞬间还迟的方式进行控制的控制构件，不仅限于栅极电阻，也可以在主元件I的栅极和源极之间插入电容器。通过调节作为控制构件而插入的电容器的电容，可以调节主元件I关断的定时。其结果，如图14的波形图所示，栅极驱动放大器18的输出电压波形的截止指令时间开始的迟延时间，主元件I变得比辅助元件3还迟。因此，主元件I在辅助元件3关断之后关断，可以抑制在切断反向电流时主元件I的向寄生二极管2B的电流分流。因此，由于从本实施方式的预备电压施加电路5排出MOSFET的寄生二极管2B的蓄积载流子，所以抑制注入的额外的电力成为可能。S卩，根据本实施方式的半导体开关，可以抑制主元件I即MOSFET的寄生二极管2B的逆恢复所需要的额外的电力的注入。接着，对第9实施方式的半导体开关，参照附图进行说明。图15是示意性地示出第9实施方式的半导体开关的一个构成例的电路图。本实施方式的半导体开关还具有在辅助元件3的漏极端子和源极端子间并联地连接的电容器22。电容器22是高频特性好的电容器，优选电感(L)及电阻(R)小的电容器。本实施方式的半导体开关的上述构成以外与上述第8实施方式相同。在本实施方式的半导体开关中，在主电流朝反方向、即从负极端子7向正极端子6流动时，到转流结束为止的瞬间，在辅助元件3的漏极和源极间暂时施加浪涌电压。随着包围主元件1、辅助元件3和高速续流二极管的布线电感变大，该浪涌电压也增大。而且，伴随主电流的增大，浪涌电压也增大。进而，即使辅助元件3的输出结电容变小，浪涌电压也变大。而且，因高速续流二极管4的正向导通性能恢复为止的延迟时间，该浪涌电压也增大。而且，即使减小辅助元件3的栅极电阻，栅极电压的降低速度变为高速，该浪涌电压也增大。如上所述，在主电流向反方向流动时转变为栅极截止的瞬间，在辅助元件3的两端间发生的浪涌电压，由于各种原因而增大。于是，在本实施方式中，在辅助元件3的两端附加电容器22，通过浪涌电压而对电容器22进行充电，吸收浪涌电压。而且，此时，在电容器22中充电的电压，在高速续流二极管4中流通而转流结束时，成为对主元件I施加反方向的电压，对一瞬间想要导通的主元件I中内置的寄生二极管2B，赋予用于使其完全地逆恢复的电压，在互补地动作的另一方的半导体开关导通之前，可以确实使内置在主元件I中的寄生二极管2B的逆恢复完成。S卩，根据本实施方式的半导体开关，可以抑制辅助元件3中发生的浪涌电压，可以减小辅助元件3的芯片面积，能够更便宜地构成。而且，根据本实施方式的半导体开关，即使布线电感某种程度的变高也良好，所以不需要施以减小布线电感的策略(例如布线条数的增多等)。这样也能便宜地构成半导体开关。而且，根据本实施方式的半导体开关，不在意因辅助元件3而产生的浪涌电压的发生就成，所以减小辅助元件3的栅极电阻就能高速地进行栅极截止，可以缩短死区时间，所以能降低开关损耗。其结果，可以提供能够高速开关的半导体开关。而且，可以抑制主元件I即MOSFET的寄生二极管2B的逆恢复所需要的额外的电力的注入。根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。接着，对第10实施方式的半导体开关，参照附图进行说明。图16是示意性地示出第10实施方式的半导体开关的一个构成例的电路图。在图16中，从辅助元件3的源极端子向漏极端子并联连接辅助二极管23。辅助二极管23适用硅半导体材料构成的肖特基势垒二极管。本实施方式的半导体开关的上述构成以外与上述第9实施方式相同。在本实施方式的半导体开关中，在主电流向正向流动时，主电流变大的情况下，仅通过辅助元件的导通电阻，即使压降不变为足够低，也由于主电流分流到并联地连接的辅助二极管23，所以能够较低地抑制压降。根据本实施方式的半导体开关，即使在主电流变大的情况下也可以降低压降，可以减少损耗。由此，能使能作为主电流流动的允许最大电流较高。根据本实施方式，在主电流向反方向续流时将半导体开关截止之际，通过将在主元件I的两端间残留的电压确保为在规定值以上，可以防止主元件I的输出静电电容的增大，抑制因结电容充电电流而引起的打开损耗。图17是示出适用一个实施方式涉及的半导体开关而构成的电力变换装置的一个例子、即第I电力变换装置的电路构成的电路图。第I电力变换装置如图17所示，是在从直流主电源100延伸的正侧直流母线200及负侧直流母线300之间，配置了 2组将串联连接了 2个半导体开关而构成的电桥而成的单相电桥电路。在各电桥的正侧的半导体开关和负侧的半导体开关之间的连接点是输出端子 a、b0并且，能对半导体开关，采用上述第I实施方式至第10实施方式的任一个的半导体开关，而且能够采用对各实施方式的构成进行了各种省略、置换、变更的半导体开关。在图17所示的例子中，对主元件I及辅助元件3采用了 MOSFET，也可以与第9实施方式相同，具有在辅助元件3的漏极端子和源极端子间并联地连接的电容器22。预备电压施加电路5与第3实施方式相同，将直流电压源11和开关12串联连接而构成。在这样构成的第I电力变换装置中，导通电压非常低，而且配置能高速开关的半导体开关，从而可以实现高效率(低损耗)、便宜、能高速开关的电力变换装置。虽然说明了本发明的几个实施方式，但这些实施方式仅作为例子提示，无意限定发明的范围。这些新的实施方式，能以其他各种形态实现，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含在发明的范围和主旨内，而且也包含在权利要求书所记载的发明及其等同的范围内。
权利要求
1.一种半导体开关，其特征在于，具备: 主元件，具有逆导性能，是高耐压的电压驱动型开关元件； 防逆流元件，与上述主元件相比较，耐压低； 高速续流二极管，连接上述主元件的负极和上述防逆流元件的负极而将上述主元件的正极作为正极端子，将上述防逆流元件的正极作为负极端子，在上述正极端子和上述负极端子之间以从上述负极端子向上述正极端子的方向为正向的方式进行连接，具有与上述主元件相同的耐压 '及 预备电压施加电路，朝着在上述主元件的正极上施加正电压的方向进行连接，发生至少比上述主元件的耐压还低的电压脉冲，而且与上述主元件截止时期大致同步地输出上述电压脉冲。
2.根据权利要求1记载的半导体开关,其中， 上述防逆流元件是与上述主元件大致同步来进行导通及截止的电压驱动型开关元件。
3.根据权利要求1记载的半导体开关,其中， 上述防逆流元件是二极管。
4.根据权利要求1记载的半导体开关,其中， 上述预备电压施加电路与上述防逆流元件并联，朝着经由上述防逆流元件的正极及上述高速续流二极管而在上述主元件的正极上施加正电压的方向进行连接，发生比上述防逆流元件的耐压低的电压脉 冲。
5.根据权利要求1记载的半导体开关,其中， 上述预备电压施加电路与上述主元件并联地连接， 还具备第2 二极管，该第2 二极管以从上述预备电压施加电路向上述主元件的正极的方向为正向的方式进行连接，且具有与上述主元件相同的耐压。
6.一种半导体开关，其中， 主元件，具有逆导性能，是高耐压的电压驱动型开关元件； 防逆流元件，是耐压比上述主元件低的电压驱动型开关元件，与上述主元件在大致同一时期进行导通及截止； 高速续流二极管，连接上述主元件的正极和上述防逆流元件的正极而将上述防逆流元件的负极作为正极端子，将上述主元件的负极作为负极端子，在上述正极端子和上述负极端子之间以从上述负极端子向上述正极端子的方向为正向的方式进行连接，具有与上述主元件相同的耐压 '及 预备电压施加电路，与上述防逆流元件并联，朝着在上述防逆流元件的正极上施加正电压的的方向进行连接，发生比上述防逆流元件的耐压低的电压脉冲，而且与上述主元件或上述防逆流元件的栅极驱动信号截止的时期大致同步地输出上述电压脉冲。
7.根据权利要求1或6记载的半导体开关，其中， 上述主元件是MOSFET。
8.根据权利要求1或6记载的半导体开关，其中， 上述预备电压施加电路具备直流电压源和与上述直流电压源串联连接的半导体开关元件。
9.根据权利要求8记载的半导体开关，其中，上述半导体开关元件是P沟道型MOSFET。
10.根据权利要求1或6记载的半导体开关，其中， 上述预备电压施加电路具备直流电压源、在初级电路上连接了上述直流电压源的绝缘变压器、及与上述绝缘变压器的次级电路连接的防逆流二极管。
11.根据权利要求7记载的半导体开关，其中， 上述主元件是具有超级结构造的纵型M0SFET。
12.根据权利要求1或6记载的半导体开关，其中， 上述主元件具有如下特性:与未在输出端子上施加电压时相比较，通过将上述主元件的耐压的1/20以下的电压施加在输出端子上，输出电容下降到1/10以下。
13.根据权利要求1或6记载的半导体开关，其中， 在上述主元件的正极及负极的两端，并联连接将从上述主元件的负极向正极的方向作为正向的高速二极管而构成。
14.根据权利要求8记载的半导体开关，其中， 上述防逆流元件是电压驱动型开关元件， 上述预备电压施加电路的上述直流电压源，从上述主元件或上述防逆流元件的栅极驱动用电源供给。
15.根据权利要求14记载的半导体开关，其中， 还具备升压电路，该升压电路配置在从上述主元件或上述防逆流元件的栅极驱动用电源向上述预备电压施加电路的上述直流电压源进行电力供给的路径。
16.根据权利要求1或6记载的半导体开关，其中， 上述主元件的栅极驱动电压和上述防逆流元件的栅极驱动电压，从同一驱动电路输出， 在上述主元件的栅极和上述防逆流元件的栅极还具备控制构件，该控制构件进行控制以使得上述主元件关断的瞬间比上述防逆流元件关断的瞬间还迟。
17.根据权利要求1或6记载的半导体开关，其中， 还具备并联连接在上述防逆流元件的正极及负极的两端之间的电容器。
18.根据权利要求1或6记载的半导体开关，其中， 在上述防逆流元件的正极及负极的两端，还具备以将从上述防逆流元件的负极向正极的方向作为正向的方式进行并联连接的二极管。
19.一种电力变换装置，其特征在于， 是具有I组或多组电桥电路的电力变换电路，上述电桥电路是在直流主电源上串联连接2个开关元件而构成的， 适用于上述电力变换电路中的上述开关元件之中的至少I个，是权利要求1或6记载的半导体开关。
全文摘要
本发明提供半导体开关及电力变换装置。提供防止主元件的输出静电电容的增大、抑制由结电容充电电流而引起的打开损耗的半导体开关。所提供的半导体开关具备主元件，具有逆导性能，是高耐压的电压驱动型开关元件；防逆流元件，耐压比主元件低；高速续流二极管，连接主元件的负极和防逆流元件的负极而将主元件的正极作为正极端子，将防逆流元件的正极作为负极端子，在正极端子和负极端子之间以从负极端子向正极端子的方向为正向的方式进行连接，具有与主元件相同的耐压；及预备电压施加电路，朝着在主元件的正极上施加正电压的方向进行连接，发生至少比主元件的耐压低的电压脉冲，而且与主元件或防逆流元件截止的时期大致同步地输出电压脉冲。
文档编号H02M3/10GK103138572SQ20121049976
公开日2013年6月5日 申请日期2012年11月29日 优先权日2011年11月29日
发明者饼川宏, 葛卷淳彦, 津田纯一, 儿山裕史 申请人:株式会社东芝