用于开关晶体管的系统和方法与流程

技术领域

本公开内容一般涉及电子器件，并且更具体地涉及用于开关晶体管的系统和方法。

背景技术：

电源系统遍布在从计算机到汽车的许多电子应用中。一般地，电源系统内的电压通过经由操作加载有电感器或变压器的开关执行DC-DC、DC-AC和/或AC-DC转换来生成。这种系统的一个类别包括开关模式电源（SMPS）。SMPS通常比其他类型的功率转换系统更高效，因为功率转换通过对电感器或变压器的受控充电和放电来执行，并且减少由于跨电阻性电压降的功率耗散而损耗的能量。

SMPS通常包括至少一个开关和电感器或变压器。一些特定拓扑尤其包括降压变换器、升压变换器和逆向变换器。控制电路一般地用于打开和关闭开关以对电感器进行充电和放电。在一些应用中，供应给负载的电流和/或供应给负载的电压经由反馈回路控制。

确定SMPS的效率的因素之一是用于实施SMPS中的开关的开关晶体管消耗的功率量。在开关晶体管接通时，流过开关晶体管的任何电流通过开关晶体管被耗散。因此，当晶体管传导电流时跨开关晶体管的电压越高，通过开关晶体管耗散的功率就越高。

技术实现要素：

根据实施例，操作耦合到电感器的半导体开关的方法包括通过将接通电压施加在连接到半导体开关的参考节点的低电流端子与半导体开关的栅极之间来接通半导体开关，低电流端子与连接到半导体开关的参考节点的高电流参考端子分离，并且半导体开关包括第一输入电容与跨导比率。该方法还包括通过将关断电压施加到半导体开关的栅极来关断半导体开关，其中半导体开关的输出节点处的总电容与栅极-漏极电容的比率每瓦由耦合到半导体开关的负载处置的功率大于第一比率。

附图说明

为了更完全理解本发明及其优点，现在对结合附图进行的下面描述进行参考，在附图中：

图1a图示了实施例开关系统的示意性示例，图1b和1c图示了开关系统的波形图，并且图1d和1e图示了示例开关系统示意图；

图2图示了图示实施例开关系统的时间响应的波形图；

图3图示了在准零电压开关（QZVS）制度（regime）与非QZVS制度之间的边界的图形；

图4a图示了示出栅极电阻对QZVS制度与非QZVS制度之间的边界的影响的图形，图4b图示了具有可调整栅极电阻器的实施例开关系统，图4c图示了设置可调整栅极电阻器的实施例方法的流程图，并且图4d图示了示出可调整栅极电阻器对栅极电压的影响的图形；以及

图5图示了实施例方法的流程图。

不同附图中的对应数字和符号一般指代对应部分，除非另外指示。附图被绘制成清楚地图示优选实施例的相关方面，并且不必被绘制成比例。为了更清楚地图示某些实施例，指示相同结构、材料或过程步骤的变化的字母可以遵循图号。

具体实施方式

下面详细讨论目前优选实施例的做出和使用。然而，应当领会到，本发明提供许多可适用的发明概念，其能够被体现在各种各样的特定上下文中。所讨论的特定实施例仅仅说明特定方式来做出和使用本发明，并且不限制本发明的范围。

将在特定上下文（用于在硬开关制度中操作的电感性开关晶体管的系统和方法）中关于优选实施例描述本发明。本发明的实施例可以被应用于各种系统，该各种系统利用开关晶体管，其包括但不限于开关模式电源和电机控制系统。

在实施例中，栅极驱动电路和电感性加载开关晶体管的参数被调整，使得当晶体管在硬开关条件期间接通时跨晶体管的电压在电流通过晶体管增加之前显著减少，从而减少跨晶体管耗散的功率。在一些实施例中，这些条件当开关晶体管被布置在具有分离感测端子和连接到开关晶体管的参考节点的负载路径端子的封装中时被满足，开关晶体管输入电容与跨导比率小于75 pF V²/A，并且半导体开关的输出节点处的输出电容的总和与开关的栅极-漏极电容的比率每瓦由耦合到开关晶体管的负载处置的功率大于0.006。在一些实施例中，续流回路的有效电容由续流二极管支配。

图1a图示了实施例开关模式电源系统100，其包括由晶体管驱动器106驱动的开关晶体管104。如所示出的，开关晶体管104被实施为布置在管芯102上的MOSFET。可替换地，可以使用诸如IGBT的其他晶体管类型。在操作期间，开关晶体管通过驱动器106接通并且通过使漏极电流Io从Vin流到GND使电感器L磁化。当开关晶体管104通过驱动器106关断时，通过电感器L的电流被重新引导通过二极管D并且对电容器C进行充电以提供电力给耦合到输出节点Vout的任何负载。在一些实施例中，可以提供控制器（未示出）来调制耦合到驱动器106的输入的信号的脉冲宽度PWM，以便基于电压和/或电流反馈调节输出节点Vout处的电压和/或开关模式电源系统内的电流。

在一种操作模式下，晶体管104可以当电压Vd大于零时接通。这种操作模式被称为“硬开关”操作模式。在典型条件下的硬开关应用中，开关晶体管104的接通和关断处的开关瞬态可以包括电压Vd仍是高的时的高电流，从而引起开关损耗，其减少电源系统100的效率。应当理解的是，图1a的示意图是供本文中描述的实施例使用的许多可能拓扑的仅一个示例。

图1b图示了开关晶体管104在接通期间的漏极电流Io、漏极-源极电压Vd和栅极电压Vg的波形图。如所示出的，漏极电流Io是零直到栅极电压Vg在时间t0处到达阈值电压Vt，在该时间处电流Io开始增加并且功率开始根据关系Io*Vd跨开关晶体管104耗散。在时间t1处，到达米勒（Miller）高区，在米勒高区中栅极电压变得随时间基本上恒定，因为栅极-漏极电容正被放电。而且，在时间t1处，漏极电流Io变得恒定并且漏极电压Vd开始减小。在时间t2处，Vd的斜率由于较低漏极-源极电压处的开关的寄生电容的增加而减小，直到其在时间t3处接近Von的最终值为止。在许多情况下，这些寄生电容是漏极电压Vd的非恒定函数。在时间t4处，系统离开米勒高区，从而允许栅极电压Vg增加直到其在时间t5处到达其最终值为止。

图1c图示了开关晶体管104在关断期间的漏极电流Io、漏极-源极电压Vd和栅极电压Vg的波形图。如所示出的，栅极电压Vg减小直到在时间t0处到达米勒高地为止，在该时间处漏极电压开始增加。在时间t1处，漏极电压已经到达其最终值并且栅极电压Vg开始再次减小，因为开关晶体管的栅极-漏极电容器已经被放电。而且，在时间t1处，漏极电流Io开始减小直到其当栅极电压Vg到达晶体管的阈值电压Vt时到达零为止。然后，栅极源极电容继续放电直到栅极电压Vg在时间t2处到达零伏特为止。当漏极电流Io和漏极电压Vd两者非零时，功率通过开关晶体管从时间t0至到达阈值电压Vt的时间耗散。当漏极电流Io和漏极电压Vd两者处于最大值时，在时间t1处到达峰值功率。

图1d和1e示出了出于本文中的分析的目的而使用的用于开关晶体管系统的说明性示意图。图1d图示了针对MOSFET开关晶体管的经典配置，其中MOSFET被建模为电压受控电流源、栅极电阻器Rg和寄生栅极-源极电容Cgs、寄生栅极-漏极电容Cgd和寄生漏极-源极电容。在一些实施例中，Rg是开关的内部栅极电阻和驱动器回路的外部栅极电阻的总和。开关晶体管的源极处的封装电感被建模为电感器Ls，负载电感被建模为电感器L并且续流二极管被表示为二极管。栅极电压被定义为Vgg，漏极电压被定义在Vdd处并且源极被假设为接地。

图1e图示了在开尔文（Kelvin）源配置中具有用于栅极驱动器（未示出）的专用源管脚的实施例开关晶体管配置。在一些实施例中，可以使用具有至少四个管脚的封装，以便具有用于栅极驱动器参考端子的专用管脚。如可以在图1e中看到的，关于图1d的配置的主要差异是源极电感现在在驱动器回路外部，因此避免了跨源极电感的显著电流改变的情况下的负电压反馈。下面的分析针对硬开关配置诸如具有诸如在图1d中描绘的开尔文源的升压变换器。应当领会到，图1d是许多可能实施例开关晶体管方案的仅一个示例。本文中公开的实施例概念可以可适用于利用开关晶体管的其他电路拓扑。

描述图1e的电路的动态特性的方程如下：

以及

其中Rg是总栅极电阻，Ls是漏极回路的杂散电感，Vth是MOSFET开关晶体管的阈值电压，k是MOSFET开关晶体管的增益，Coss（＝Cds+Cgd）是MOSFET开关晶体管的输出电容，Ciss（＝Cgs+Cgd）是MOSFET开关晶体管的输入电容并且Cgd是MOSFET开关晶体管的栅极-漏极电容。

可以通过考虑器件的内部电容的典型值来简化这些耦合微分方程。例如，对于超级结MOSFET，Ciss是大于Cgd近似三个数量级，并且Coss大于Cgd近似一个数量级。在典型的实施例应用中，dVds在约300 V与约400 V之间，并且dVgs在约10 V与约15 V之间。在一些实施例中，dVds和dVgs可以在这些范围外。相应地，在一些实施例应用中，可以做出下面的简化假设：

并且

。

所得到的简化微分方程是：

以及

。

该系统可以被解析求解，从而产生针对漏极-源极电压的下面表达式：

其中

以及

其中W是加权因数。针对Vds（t）的以上表达式可以被进一步简化，因为对于典型值ε_coss<<1 (例如，10nH*14pF/(10欧姆*1nF)²= 1.4E-6)，其忽略函数的振荡项（Fosc），从而留下针对漏极源极电压的纯衰减表达式：

针对Vds（t）的该简化表达式可以被解释为如下。不像没有杂散电感的理想电路的情况，MOSFET的漏极源极电压（Vds）由于杂散电感的存在而在电流的上升阶段减少，因为总体施加的漏极电压（Vdd）的部分出现源极电感（~Ls di/dt）。为了简单起见，将杂散电感Ls表示在附图中作为信号源电感。然而，应当理解的是，漏极-源极回路中的任何杂散电感将以相同方式贡献。该Vds减少在更高电流斜率处变得更显著，这取决于MOSFET的输入电容Ciss、增益k、阈值电压Vth、栅极电阻Rg和所施加的驱动电压Vgg。相应地，加权因数W包括贡献于一些实施例中的该现象的所有相关参数。

在一些实施例中，准零电压开关（QZVS）操作模式被实现，使得MOSFET的漏极-源极电压Vd在达到漏极电流Io的全负载水平之前在时间t1与t2之间到达零和/或最小值，如图2中示出的那样，图2描绘了电感性加载的MOSFET的波形图。曲线Io代表MOSFET的漏极电流，曲线Vd代表根据常规实施例的电感性加载的MOSFET的漏极-源极电压并且曲线Vdi代表根据本发明的实施例的漏极-源极电压。如在图2中显而易见的，当漏极电流Io正增加时，实施例漏极-源极电压Vdi曲线实现比常规实施例更低的电压。如所示出的，当Io仍在增加时，漏极-源极电压Vdi约为零。在一些实施例中，漏极电压Vdi相对于Vd被减少，但当漏极电流Io停止增加时不完全固定。例如，在一个实施例中，在输出节点与参考节点之间的电流增加到最终值的50％之前，开关晶体管的输出节点与参考节点之间的电压至少衰减到初始电压值的30％。可替换地，可以使用其他百分比。

为了在实施例QZVS模式下操作开关晶体管，以上提到的所有参数可以被利用来达到该模式。然而，因为针对实施例QZVS模式的条件可以对于每个负载电流水平Io不同，所以可以使用允许根据电流的调制的参数。特别地，因为Ciss、k和Vth对于给定的MOSFET器件是固定的，并且Ls和Rg的值具有有限的值域，所以栅极驱动电压的可变性可以被调整以实施实施例QZVS模式。因此，基于以上导出的表达式，可以导出每负载电流的最小Vgg在整个期望功率范围中满足QZVS条件：

。

这意味着对于每一个给定电流栅极驱动器电压至少与以上针对系统的公式指示的值一样高或者高于该值，以根据实施例在QZVS模式下操作。作为示例，图3图示了示出驱动电压Vgg相对于输出电流Io的图形，其对于示例MOSFET开关晶体管代表从非QZVS制度到QZVS制度的过渡，其中Vdd = 400 V, Vth = 3.5 V, Ciss = 4.5 nF, Lloop = 20 nH, Rg = 2欧姆 并且 k = 6.5 A/V²。如所示出的，曲线下的区域代表非QZVS制度并且曲线上的区域代表QZVS制度。应当领会到，图3中示出的曲线是许多可能实施例Vgg对Io曲线的仅一个特定示例。在可替换实施例中，曲线可以取决于特定实施例、其规范和其部件参数而不同。

在实施例中，图1a中图示的驱动器106可以用于实施实施例驱动器，其依据Io曲线断言Vgg。可以例如使用本领域中已知的电路实施这种驱动器。

对于实际应用中的实施方式，可以考虑若干进一步方面。例如，调制取决于参数的定义的精确性。在一个实施例中，传递特性k可能不遵循完美的二次形状。在这种实施例中，可以针对不同电流区执行传递特性k的曲线拟合。

在进一步实施例中，在低电流下满足QZVS的驱动电压Vgg对于特定应用而言可能太大。在这种情况下，第二或多个栅极电阻器用于调整Vgg，以便操作在QZVS操作模式下。图4a图示了对于栅极电阻器电阻的多个值的Vgg对Io曲线。如所示出的，栅极电阻的改变可以用于将Vgg对Io曲线上下移动。

图4b图示了实施例开关晶体管配置，其包括可选栅极电阻202。如所示出的，可选栅极电阻202包括三个可切换电阻器Rg1、Rg2和Rg3的并联组合。应当理解的是，三个电阻器Rg1、Rg2和Rg3的该并联组合是用来实施可选栅极电阻202的许多可能方式的仅一个示例。在可替换实施例中，可选栅极电阻可以包括大于或小于三个的电阻器和/或可以使用可切换串联电阻器或串联和并联开关电阻器的组合来实施。

根据实施例方法，可选栅极电阻202的电阻被选择成使得达到准零电压开关制度并且同时栅极驱动电压停留在用户定义的栅极驱动器电压Vgmax与Vgmin之间。首先，定义针对第一栅极电阻器的初始值，使得在低电流（例如，作为应用中的最大电流I,100％的10％的I,10％）处，驱动器电压在最大允许的电压（Vg,max）处开始。随着电流增加，Vgg如先前解释的那样被减少直到对于满足下面方程的特定电流I1到达更低的栅极驱动器电压限制（Vg,min）为止：

。

对于该I1而言，定义新的栅极电阻器，使得所需的Vgg再次是Vg,max：

。

相同的程序被重复以找到I2及其对应的Rg3，然后找到I3及其对应的Rg4等等，直到这些电流中的一个高于最大电流（I,100％）。一旦定义不同电阻器，它们就在如图4b中描绘的驱动器回路中与它们中的每一个电阻器串联的开关一起并联地实施，使得对于每个不同电流水平，一个电阻器是活跃的。

图4c图示了实施栅极电阻器Rg1、Rg2和Rg3的实施例选择过程的实施例方法的流程图。在步骤420中，确定针对栅极驱动器的最大和最小电压Vg.max和Vg.min。在一些实施例中，该确定可以是栅极驱动器的器件技术的功能。接着在步骤422中，第一栅极电阻Rg1的电阻对于低电流范围（I,10％）被确定如下：

。

接着，在步骤424中，计算针对其用Rg1到达Vg,min的电流I1，使得下面的关系被满足：

。

在步骤426中，确定I1是否大于最大电流（I,100％）。如果I1大于最大电流（I,100％），则不需要其他电阻器值并且仅使用针对电阻器Rg1的所选值（步骤430）。然而，如果I1不大于最大电流（I,100％），则在步骤428中确定针对第二栅极电阻器Rg2的值。接着，在步骤432中，计算针对其用电阻器Rg2到达Vg.min的电流I2。再次，确定I1是否大于最大电流（I,100％）（步骤434）。如果I1大于最大电流（I,100％），则不需要其他电阻器值（步骤438）。如果I1不大于最大电流（I,100％），则针对电流I2确定第三栅极电阻器Rg2。

图4d图示了示出随着Rg1、Rg2和Rg3变化的Vgg与Id之间的关系的图形。如所示出的，当电流Id在（I,10％）与I1之间时，将电阻器Rg1激活以保持电压Vgg在Vg,min与Vg,max之间。一旦电流Id超出I1，则将Rg2激活以保持电压Vgg在Vg,min与Vg,max之间，并且一旦电流Id超出I2，则将Rg3激活以保持电压Vgg在Vg,min与Vg,max之间。应当领会到，图4d的图形是许多可能实施方式的仅一个实施方式的示例。在可替换实施例中，大于或小于三个的电阻器可以用于控制栅极电压Vgg。

在各种实施例中，也可以在关断开关MOSFET时节省功率。对于关断的瞬态，可以使用针对MOSFET的电容性开关操作模式，使得可以使用如以下描述的续流二极管实现早期沟道断路。该操作模式最小化开关损耗，因为理想地所涉及的仅能量是对有效输出电容进行充电的能量。

针对正关断的MOSFET的电流方程如下：

以及

。

求解针对其中电压斜降开始的米勒阶段（即，Vgs=Vm；dVgs/dt=0）的微分方程系统产生定义漏极电压陡度的下面两个表达式：

以及

。

通过将以上两个方程设置为相等的，下面“有效米勒高区”可以针对该瞬态被找到：

。

为了避免关断损耗，系统可以被配置成使其沟道电流在漏极-源极电压Vds斜降之前减少至零。这种条件当有效米勒电压低于阈值电压时发生，并且这当时通过以上方程来满足。当以上条件被满足时，早期沟道断路发生并且整个负载电流（在该理想情况下Id＝Io）用于对开关的输出电容进行充电。相应地，负载电流在产生损耗的高电压处不流过沟道。

而且，在非理想续流回路的情况下，在其中存在特定寄生电容。因为在通常情况下，总体电容由非理想二极管的电容支配，所以电容将被称为Cdio。该二极管内部电容具有在该关断阶段期间流过其的电流Cdio*dVdio/dt。因为由开关接收的电压是二极管所损耗的电压（dVdio/dt=-dVds/dt），所以电压的陡度改变并且通过开关的电流可以被表达为：

以及

。

根据以上方程，可以导出两个实施例设计准则。

首先，因为开关和二极管的电容通常不是恒定的，而是取决于漏极源极电压值，所以互补电容轮廓可以被实施以保持dVds/dt在特定值以下来避免最后的使用方便（ease of use）问题（例如，电压尖峰，EMI）。从实施例以来，应用条件下的最大相关电流（Imax）可以用于确定Coss+Cdio的总和如下：

。

其次，先前描述的早期沟道断路可以通过二极管推进，因为其减少流过开关的电流并且因此减少有效的米勒水平。因此，针对早期断路条件的条件可以被同样导出。该条件假设使用应用条件下的最大相关电流（Imax），使得在全负载处：

。

在实施例中，可以将设计准则的集合应用于MOSFET、栅极驱动器、续流二极管和MOSFET的封装管脚输出，以便使电感性加载的开关晶管体操作在QZVS模式中以及当开关晶体管关断时具有减少的损耗。

为了当MOSFET接通时的减少的功率消耗，可以优化所描述的加权因数W的器件相关参数，以使其尽可能高。特别地，可以选择比率（k/Ciss）为高的，以允许根据以下表达式的实际驱动器电压：

。

在一些实施例中，作为MOSFET的输入电容与跨导的的比率的Ciss/k的比率要小于75 pFV²/A。

与MOSFET的接通行为有关的进一步准则是针对栅极驱动器的源极的开尔文源接触的存在。例如，在一些实施例中，实施例开关晶体管具有至少两个源极封装管脚：用来传导源极电流的至少一个管脚以及用作栅极驱动器电路的参考管脚的至少一个参考管脚。在实施例中，参考管脚耦合到MOSFET的源极，但不共享与配置成传导源极电流的管脚相同的电感路径。在一些实施例中，可以使用TO247-4管脚封装或ThinPAK封装。可替换地，可以使用具有分离参考源极连接的其他封装类型。

在实施例中，栅极驱动器被配置成满足针对给定栅极电阻Rg的下面条件，以便在QZVS模式下操作系统：

。

例如，在一个实施例中，栅极驱动器输出电压可以被配置成对于轻加载的条件（全负载的20％）大于13 V，对于中等负载条件（全负载的50％）大于10 V并且对于全负载条件大于8 V。可替换地，可以取决于特定系统、其规范以及其参数设置其他条件。在实施例中，图1a中图示的驱动器106可以用于实施栅极驱动器，其根据Io和/或输出功率断言Vgg。可以例如使用本领域中已知的电路实施这种驱动器。

关于关断行为，MOSFET开关晶体管和二极管在一些实施例中满足下面条件以在以下早期断路条件下操作MOSFET：

。

在一些实施例中，定义续流二极管、MOSFET的输出电容与MOSFET的栅极-漏极电容之间的关系的比率（Cdio + Coss）/Cgd对于50 W应用大于0.3，对于500 W应用大于3并且对于5 kW应用大于30。可替换地，可以取决于特定应用及其规范使用不同限制。例如，在一些实施例中，半导体开关的输出节点处的总电容与半导体开关的输出节点处的总电容C_total的比率每瓦由耦合到半导体开关的负载处置的功率大于0.006。在实施例中，使用图1e的命名法的半导体开关的输出节点处的该总输出电容Ctotal可以被表达为：

其中Cdio是二极管的电容，Coss是开关晶体管的输出电容，Cdg是开关晶体管的栅极-漏极电容，并且Cds是开关晶体管的漏极-源极电容。如在方程中示出的，二极管电容Cdio是供应电压Vdd与漏极源极电压Vds之间的差异的函数，而Coss、Cdg和Vds均是漏极-源极电压Vds的函数。

图5图示了操作耦合到电感器的半导体开关的实施例方法500的流程图。在步骤502中，通过将接通电压施加在半导体开关的栅极与连接到半导体开关的参考节点的低电流端子之间来接通半导体开关。在一些实施例中，该低电流端子是针对栅极驱动器的源极的开尔文源接触。低电流参考端子可以与连接到半导体开关的参考节点的高电流参考端子分离。

在实施例中，驱动器递送电压，其对于轻加载的条件（全负载的20％）大于13 V，对于中等负载条件（全负载的50％）大于10 V并且对于全负载条件大于8 V，以及半导体开关具有小于75 pF V²/A的输入电容与跨导比率。

接着，在步骤504中，通过将关断电压施加到半导体开关的栅极来关断半导体开关。在实施例中，开关的输出电容和续流回路的有效电容（主要是续流二极管的有效电容）的总和与开关的栅极-漏极电容的比率每瓦由耦合到开关晶体管的负载处置的功率大于0.006。

在这里概述本发明的实施例。也可以从本文中提交的权利要求和说明书的整体内容理解其他实施例。一个一般方面包括操作耦合到电感器的半导体开关的方法，该方法包括：通过将接通电压施加在半导体开关的栅极与连接到半导体开关的参考节点的低电流端子之间来接通半导体开关，低电流端子与连接到半导体开关的参考节点的高电流参考端子分离，并且半导体开关包括小于75 pF V²/A的输入电容与跨导比率；以及通过将关断电压施加到半导体开关的栅极来关断半导体开关，其中半导体开关的输出节点处的总电容与栅极-漏极电容的比率每瓦由耦合到半导体开关的负载处置的功率大于0.006。

实施方式可以包括下面特征中的一个或多个。其中半导体开关的输出节点处的总电容由耦合到半导体开关的输出节点的续流二极管的电容支配的方法。该方法可以进一步包括：确定由半导体开关传导的电流；以及基于确定的电流设置接通电压。在实施例中，设置接通电压包括调整与半导体开关的栅极串联耦合的栅极电阻器。栅极电阻器可以包括多个并联耦合的可切换电阻器；以及调整栅极电阻器可以包括连接和断开可切换电阻器。在一种情况下，调整栅极电阻器包括：将确定的电流与电流阈值进行比较；以及当所确定的电流超出电流阈值时减小栅极电阻器的电阻。电流阈值可以包括多个阈值，并且栅极电阻可以每当所确定的电流横过多个阈值中的每一个时被改变。其中栅极电阻器被调整以保持接通电压在预先确定的最大栅极电压与预先确定的最小栅极电压之间的方法。

在一些实施例中，当由半导体开关传导的电流是最大电流的20％时将接通电压设置到至少13 V；当由半导体开关传导的电流是最大电流的50％时将接通电压设置到至少10 V；并且当由半导体开关传导的电流是最大电流的100％时将接通电压设置到至少8 V。接通电压可以与由半导体开关传导的电流的平方根成反比。

在一些实施例中，接通电压是至少：

其中Vth是半导体开关的阈值，Io是由半导体开关传导的电流，k是半导体开关的跨导，Rg是半导体开关的栅极电阻，Vdd是提供给耦合到半导体开关的电感器的供应电压，并且Ls是包括半导体开关和耦合到半导体开关的电感器的电路的总串联电感。该方法可以进一步包括操作使用半导体开关的开关模式电源。在一些情况下，接通半导体开关包括接通MOSFET。

进一步一般方面包括一种电路，该电路包括：配置成耦合到电感器的开关晶体管，其中开关晶体管被布置在具有连接到开关晶体管的参考节点的负载路径端子和感测端子的封装中，感测端子不同于开关晶体管的负载路径端子，开关晶体管包括小于75 pF V²/A的输入电容与跨导比率，并且开关晶体管的输出节点处的总电容与开关晶体管的栅极-漏极电容的比率每瓦由耦合到开关晶体管的负载处置的功率大于0.006；以及驱动器具有耦合到开关晶体管的控制节点的输出端子以及耦合到开关晶体管的感测端子的参考端子。

实施方式可以包括下面特征中的一个或多个。电路进一步包括电流测量电路，其被配置成确定在开关晶体管的负载路径端子与输出节点之间流动的电流。电路可以进一步包括配置成调整驱动器的驱动电压的控制电路。控制电路可以被配置成调整要与在开关晶体管的负载路径端子与输出节点之间流动的所确定的电流的平方根成反比的驱动电压。控制电路可以进一步被配置成：当所确定的电流是最大电流的20％时将驱动电压设置到至少13 V；当所确定的电流是最大电流的50％时将驱动电压设置到至少10 V；以及当所确定的电流是最大电流的100％时将驱动电压设置到至少8 V。

电路也可以包括耦合到开关晶体管的输出节点的二极管。在一种情况下，在输出节点与参考节点之间的电流增加到最终值的50％之前，开关晶体管的输出节点与参考节点之间的电压至少衰减到初始电压值的30％。

进一步一般方面包括一种电路，该电路包括：开关晶体管，被布置封装中，该封装包括连接到开关晶体管的控制节点的控制端子、耦合到开关晶体管的输出节点的输出端子、耦合到开关晶体管的参考节点的参考端子以及耦合到开关晶体管的参考节点的感测端子；电感器，耦合到开关晶体管的输出端子；以及二极管，耦合在开关晶体管的输出端子之间，其中下面的条件被满足，

其中Ciss是开关晶体管的输入电容，k是开关晶体管的跨导，Vth是开关晶体管的阈值电压，Coss是开关晶体管的输出电容，Cgd是开关晶体管的栅极-漏极电容，Rg是开关晶体管的栅极电阻，Imax是开关晶体管的最大电流并且Cdio是包括电感器和二极管的续流二极管回路的电容。

实施方式可以包括下面特征中的一个或多个。电路还包括具有耦合到封装的控制端子的输出的驱动器。驱动器可以被配置成根据以下断言驱动器的输出处的驱动电压Vgg：

其中Vdd是提供给电感器的供应电压，Io是开关晶体管的电流并且Ls是电路的总串联电感。在一些实施例中，跨导k包括取决于开关晶体管的电流Io的多个值。

电路也可以包括配置成测量开关晶体管的电流Io的电流测量电路，其中驱动器被配置成根据所测量的电流调整驱动电压Vgg。栅极电阻器可以耦合到开关晶体管的控制端子，其中：栅极电阻具有值Rg；并且电路被配置成调整栅极电阻的值Rg使得Vgg在准零电压开关（QZVS）操作模式内。栅极电阻器可以包括并联耦合的多个可切换电阻器；并且电路可以被配置成通过连接和断开可切换电阻器来调整栅极电阻的值Rg。

开关晶体管可以包括MOSFET和IGBT中的一个。在实施例中，电路还包括耦合到开关晶体管的控制端子的电源控制器。在一些情况下，在输出节点与参考节点之间的电流增加到最终值的50％之前，开关晶体管的参考节点与输出节点之间的电压至少衰减到初始电压值的30％。

本发明的实施例的优点包括通过应用QZVS操作模式来节省硬开关应用中的功率的能力。进一步优点包括下述能力：控制电流范围用于早期沟道断路和/或电容性关断，其可以在一些实施例中对应于最低关断损耗。进一步优点包括下述能力：控制关于经典非电容性关断的电流范围用于更慢的开关，其可以例如在高电流临界操作模式下被使用。

一些实施例的另一优点包括下述能力：在早期沟道断路模式下控制最大电压斜率，使得改进了包括例如电压尖峰、EMI和其他使用方便的相关特征的设计标准。一些实施例的另一有利方面包括下述能力：使用大续流二极管以其中没有遭遇额外损耗的方式在关断时推进早期沟道断路。

虽然已经参考说明性实施例描述了该发明，但是该描述不旨在以限制意义来解释。说明性实施例的各种修改和组合以及本发明的其他实施例在参考描述时对本领域技术人员而言将是显而易见的。