二变压器T31的第二原边的另一端，所述第十一 M0S晶体管VT32的源极连接于所述第七电容C32的另一端；
[0059]所述第二副边电路包括:第十二 M0S晶体管VT33、第十三M0S晶体管VT34、第八电容C33，第十二电阻R31及第二电感L31 ；
[0060]其中，所述第十三M0S晶体管VT34的栅极连接于所述驱动器的所述第一驱动端DRIVE1或者所述第二驱动端DRIVE2择一驱动信号输出端连接；
[0061]所述第十二 M0S晶体管VT33的栅极连接于所述驱动器的另一驱动信号输出端；
[0062]所述第十二M0S晶体管VT33的源极连接于所述第十三M0S晶体管VT34的源极上，所述第十二 M0S晶体管VT33的漏极连接于第二变压器T31的第二副边的一端；
[0063]所述第十三M0S晶体管VT34的漏极连接于所述第二变压器T31的第二副边的另一端，所述第十三M0S晶体管VT34的源极连接于所述第八电容C33 —端，所述第八电容C33一端还连接于所述第十二电阻R31 —端，在所述第十二电阻R31的两端输出电压；
[0064]所述第十二电阻R31和所述第八电容C33并联，所述第八电容C33的另一端和所述第十二电阻R31的另一端连接于所述第二电感L31的一端；
[0065]所述第二电感L31的另一端连接于所述第二变压器T31的第二副边上。
[0066]进一步的，所述第二原边电路包括:
[0067]第十四M0S晶体管VT41、第十五M0S晶体管VT42、第九电容C41及第十电容C42 ；
[0068]其中，所述第十四M0S晶体管VT41、所述第十五M0S晶体管VT42、所述第九电容C41及所述第十电容C42构成有源钳位拓扑结构，所述第十四M0S晶体管VT41的栅极与外界的驱动芯片的一端子连接，所述第十五M0S晶体管VT42的栅极与外界的驱动芯片的另一端子连接；
[0069]所述第九电容C41的一端连接于所述电源输入电压的正极，且连接于第三变压器T41的第二原边的一端；
[0070]所述第九电容C41另一端连接于所述电源输入电压的负极；
[0071]所述第九电容C41的另一端还连接于所述第十四M0S晶体管VT41的源极；
[0072]所述第十四M0S晶体管VT41的漏极连接于所述第十电容C42的一端，所述第十电容C42的另一端连接于所述第三变压器T41的第二原边的另一端；
[0073]所述第十五M0S晶体管VT42的漏极也连接于所述第三变压器T41的第二原边的另一端;
[0074]所述第十五M0S晶体管VT42的源极还连接于所述第十四M0S晶体管VT41的源极上;
[0075]所述第二副边电路包括:第十六M0S晶体管VT43、第十七M0S晶体管VT44、第i^一电容C43，第十三电阻R41及第三电感L41 ；
[0076]所述第十六M0S晶体管VT43的栅极连接于所述驱动器的所述驱动信号输出端的所述第一驱动端DRIVE1或者所述第二驱动端DRIVE2择一驱动信号输出端连接；
[0077]所述第十七M0S晶体管VT44的栅极连接于所述驱动器的另一驱动信号输出端；
[0078]所述第十六M0S晶体管VT43的源极连接于所述第三变压器T41的第二副边的一端，所述第十六M0S晶体管VT43的漏极连接于所述第三电感L41的一端；
[0079]所述第三电感L41的另一端和所述第十三电阻R41的一端相连接，所述第十三电阻R41和所述第十一电容C43并联，所述第十三电阻R41 —端还与所述第十一电容C43的一端连接，所述第十三电阻R41的另一端还与所述第十一电容C43的另一端连接，且所述第十一电容C43的另一端连接于所述第十七M0S晶体管VT44的源极上，所述第十三电阻R41的两端输出电压；
[0080]所述第十七M0S晶体管VT44的源极连接于所述第三变压器T41的第二副边的另一端，所述第十七M0S晶体管VT44的漏极也连接于所述第三电感L41的一端。
[0081]进一步的，所述第二原边电路包括:第十八M0S晶体管VT51、第十九M0S晶体管VT52、第十二电容C51及第十三电容C52 ；
[0082]其中，所述第十八M0S晶体管VT51、所述第十九M0S晶体管VT52、所述第十二电容C51及所述第十三电容C52构成有源钳位电路，所述第十八M0S晶体管VT51的栅极与外界的驱动芯片的一端子连接，所述第十九M0S晶体管VT52的栅极与外界的驱动芯片的另一端子连接；
[0083]所述第十二电容C51 —端连接于所述电源输入电压的正极；
[0084]所述第十二电容C51的另一端连接于所述电源输入电压的负极；
[0085]所述第十三电容C52的一端连接于所述第十二电容C51的一端，且所述第十三电容C52的一端还连接于第四变压器T51的第二原边的一端；
[0086]所述第十三电容C52的另一端连接于所述第十八M0S晶体管VT51的漏极；
[0087]所述第十八M0S晶体管VT51的源极连接于第四变压器T51的第二原边的另一端；
[0088]所述第十八M0S晶体管(VT51)的源极还连接所述第十九M0S晶体管VT52的漏极；
[0089]所述第十九M0S晶体管VT52的源极连接于所述第十二电容C51另一端上；
[0090]所述第二副边电路包括:第二十M0S晶体管VT53、第二^^一 M0S晶体管VT54、第十四电容C53，第十四电阻R51及第四电感L51 ；
[0091]所述第二十M0S晶体管VT53的栅极连接于所述驱动器的所述驱动信号输出端的所述第一驱动端DRIVE1或者所述第二驱动端DRIVE2择一驱动信号输出端连接；
[0092]所述第二十一 M0S晶体管VT54的栅极连接于所述驱动器的另一驱动信号输出端;
[0093]所述第二十M0S晶体管VT53的源极连接于所述第四变压器T51的第二副边的一端，所述第二十M0S晶体管VT53的漏极连接于所述第四电感L51的一端；
[0094]所述第四电感L51的一端的另一端和所述第十四电阻R51—端相连接，所述第十四电阻R51和所述第十四电容C53并联，所述第十四电阻R51 —端还与所述第十四电容C53的一端连接，所述第十四电阻R51的另一端还与所述第十四电容C53的另一端连接，且所述第十四电容C53的另一端连接于所述第二十一 M0S晶体管VT54的源极上，所述第十四电阻R51的两端输出电压；
[0095]所述第二十一 M0S晶体管VT54的源极连接于所述第四变压器T51的第二副边的另一端，所述第二十一 M0S晶体管VT54的漏极也连接于所述第四电感L51的一端。
[0096]本发明的上述技术方案的有益效果如下:
[0097]本发明的方案中，通过采样电路输入端实时采集隔离电源电路的电源输入电压，输出端输出电压信号至比较电路的输入端，比较电路的另一输入端输入参考电压，输出端则根据比较结果输出控制信号，控制信号通过隔离电路从原边传递到副边，通过驱动电路控制隔离电源电路的同步整流M0S管的开通和关断。这样采样电路对隔离电源电路的输入电压实时采样，当输入电压快速掉电时，能够迅速反应，比较电路输出控制信号快速的关断隔离电源电路的副边同步整流M0S管，从而防止了电感累积反向电流致M0S管雪崩击穿损坏。
【附图说明】
[0098]图1为本发明的输入快速掉电下防反灌电路示意图；
[0099]图2为本发明的第一实施例的电路原理图；
[0100]图3为本发明的第二实施例的电路原理图；
[0101]图4为本发明的第三实施例的电路原理图；
[0102]图5为本发明的第四实施例的电路原理图；
[0103]图6为本发明的第五实施例的电路原理图；
[0104]图7为本发明的第六实施例的电路原理图。
[0105]附图标记说明:
[0106]1-采样电路，2-比较电路，3-隔离电路，4-驱动电路，5-隔离电源电路。
【具体实施方式】
[0107]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0108]本发明针对现有技术中开关电源输入欠压保护对于输入快速掉电响应慢，电感累积反向能量无泄放回路损坏同步整流管的问题，提供一种防止电流反灌的装置，通过采样电路对隔离电源电路的输入电压实时采样，当输入电压快速掉电时，能够迅速反应，比较电路输出控制信号关断隔离电源电路的副边同步整流M0S管，不仅防止了电感累积反向电流致M0S管雪崩击穿损坏，而且利于提高产品的可靠性，从而增加产品的竞争力和吸引力。
[0109]如图1所示的本发明实施例的防止电流反灌的装置，其中，包括:与隔离电源电路5的电源输入端连接的采样电路1、与所述采样电路1连接的比较电路2、与所述比较电路2连接的隔离电路3以及与所述隔离电路3连接的驱动电路4 ;其中
[0110]所述采样电路1，用于实时采样所述隔离电源电路5的电源输入电压，并将采样得到的电压信号输出给所述比较电路2，其中所述隔离电源电路5具有多个同步整流M0S管；
[0111]所述比较电路2，用于比较所述电压信号与预设参考电压，并根据比较结果输出一控制信号；
[0112]其中上述比较电路2所采用的器件可以是比较器、也可以是运算放大器或者也可以是快速运算放大器，但不仅限于比较器、运算放大器或者是快速运算放大器，任何可以实现将采样到的输入电压Vin和预设参考电压Vref进行比较的电路均属于本发明的保护范围，在此不一一举例。
[0113]其中上述预设参考电压Vref是指通过调试来确定，以电感不产生连续反向电流或尽量小的反向电流为目的电压值。
[0114]所述隔离电路3，用于接收所述比较电路2的控制信号，并传递给所述驱动电路4 ；
[0115]所述驱动电路4，用于根据所述控制信号控制所述隔离电源电路5的所述多个同步整流M0S管的开通或者关断，所述驱动电路4还连接于所述隔离电源电路5。
[0116]其中上述隔离电路3所采用器件可以是光耦合器，或者也可以是隔离器，但不限于光耦合器和隔离器，任何可以实现将控制信号从隔离电路3的原边传递到副边的器件，均属于本发明的保护范围，在此不一一举例。
[0117]其中上述隔离电源电路5包括具有原边电路的同步整流M0S晶体管和副边电路的同步整流M0S晶体管。
[0118]输入电压的实时采样电路1可以通过电阻分压对输入电压Vin实时采样，电容滤波后输入至比较电路2其中的一个输入端，另一输入端为预设参考电压Vref，比较电路2可以对采样到的输入电压Vin和预设参考电压Vref进行比较，输出信号通过隔离电路3从原边传递到副边，通过驱动电路4控制隔离电源电路5的副边同步整流M0S管的开通和关断。
[0119]如图2所示，本发明实施例的所述的防止电流反灌的装置中，所述采样电路1包括:
[0120]第一电