[0221]所述第五电感L61的另一端连接于所述第十七电容C63的一端，所述第十七电容C63与所述第十五电阻R61并联,所述第十七电容C63的一端还与所述第十五电阻R61的一端连接，所述第十七电容C63的另一端与所述第十五电阻R61的另一端连接，且所述第十七电容C63的另一端还连接于所述第二十七M0S晶体管VT66的源极上，在所述第十五电阻R61的两端输出电压；
[0222]所述第二十七M0S晶体管VT66的漏极连接于所述第二十六M0S晶体管VT65的源极；
[0223]所述第二十七M0S晶体管VT66的漏极还连接于所述第五变压器T61的第二副边的一端;
[0224]所述第二十七M0S晶体管VT66的源极连接于所述第二十五M0S晶体管VT64的源极上；
[0225]所述第二十五M0S晶体管VT64的漏极还连接于所述第五变压器T61的所述第二副边的另一端。
[0226]与第二实施例电路原理图的区别是:第二实施例副边采用全波同步整流，而第五实施例副边采用全桥同步整流，两者原边皆为半桥拓扑结构。
[0227]如图7所示，本发明的第六实施例的防止电流反灌的装置中，所述隔离电源电路5的第二原边电路和第二副边电路，所述第二原边电路包括:第二十八M0S晶体管VT71、第二十九M0S晶体管VT72、第三十M0S晶体管VT73及第三i^一 M0S晶体管VT74 ；
[0228]其中第二十八M0S晶体管VT71、第二十九M0S晶体管VT72、第三十M0S晶体管VT73及第三i^一 M0S晶体管VT74构成全桥拓扑结构，所述第二十八M0S晶体管VT71的栅极和所述第三十一 M0S晶体管VT74的栅极，均与外界的驱动芯片的一端子连接；所述第二十九M0S晶体管VT72的栅极和所述第三十M0S晶体管VT73的栅极，均与外界的驱动芯片的另一端子连接；
[0229]所述第二十八M0S晶体管VT71的漏极连接于所述电源输入电压的正极；
[0230]所述第二十八M0S晶体管VT71的源极连接于所述第三十M0S晶体管VT73的漏极；
[0231]所述第三十M0S晶体管VT73的漏极还连接于第六变压器T71的第二原边的一端；
[0232]所述第三十M0S晶体管VT73的源极连接于所述电源输入电压的负极；
[0233]所述第三十M0S晶体管VT73的源极还连接于所述第三i^一 M0S晶体管VT74的源极上；
[0234]所述第三十一 M0S晶体管VT74的漏极连接于所述第六变压器T71的第二原边的另一端;
[0235]所述第三i^一 M0S晶体管VT74的漏极还连接于所述第二十九M0S晶体管VT72的源极；
[0236]所述第二十九M0S晶体管VT72的漏极连接于所述第二十八M0S晶体管VT71的漏极；
[0237]所述第二副边电路包括:第三十二 M0S晶体管VT75、第三十三M0S晶体管VT76、第十八电容C71，第十六电阻R71及第六电感L71 ；
[0238]其中，所述三十三M0S晶体管VT76的栅极连接于所述驱动器的所述第一驱动端DRIVE1或者所述第二驱动端DRIVE2择一驱动信号输出端连接；
[0239]所述第三十二 M0S晶体管VT75的栅极连接于所述驱动器的另一驱动信号输出端;
[0240]所述第三十二 M0S晶体管VT75的源极连接于所述第三十三M0S晶体管VT76的源极上，所述第三十二 MOS晶体管VT75的漏极连接于所述第六变压器T71的第二副边的一端;
[0241]所述第三十三M0S晶体管VT76的漏极连接于所述第六变压器T71的所述第二副边的另一端，所述第三十三M0S晶体管VT76的源极连接于所述第十八电容C71的一端，所述第十八电容C71的一端还连接于所述第十六电阻R71 —端，在所述第十六电阻R71的两端输出电压；
[0242]所述第十六电阻R71和所述第十八电容C71并联，所述第十八电容C71的另一端和所述第十六电阻R71的另一端连接于所述第六电感L71的一端；
[0243]所述第六电感L71的另一端连接于所述第六变压器T71的第二副边上。
[0244]与第一实施例电路原理图的区别是:第一实施例副边采用全桥同步整流，而第六实施例副边采用全波同步整流，两者原边皆为全桥拓扑结构。
[0245]鉴于此，本发明的防止电流反灌的装置，当输入电压掉电时，能够迅速反应，比较电路2输出控制信号快速的关断隔离电源电路5的副边同步整流M0S管，这样不仅防止了电感累积反向电流致M0S管雪崩击穿损坏，而且有利于提高产品的可靠性，从而增加了产品的竞争力和吸引力。
[0246]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种防止电流反灌的装置，其特征在于，包括：与隔离电源电路的电源输入端连接的采样电路、与所述采样电路连接的比较电路、与所述比较电路连接的隔离电路以及与所述隔离电路连接的驱动电路；其中 所述采样电路，用于实时采样所述隔离电源电路的电源输入电压，并将采样得到的电压信号输出给所述比较电路，其中所述隔离电源电路具有多个同步整流MOS管； 所述比较电路，用于比较所述电压信号与预设参考电压，并根据比较结果输出一控制信号; 所述隔离电路，用于接收所述比较电路的控制信号，并传递给所述驱动电路； 所述驱动电路，用于根据所述控制信号控制所述隔离电源电路的所述多个同步整流MOS管的开通或者关断，所述驱动电路还连接于所述隔离电源电路。2.根据权利要求I所述的防止电流反灌的装置，其特征在于，所述采样电路包括： 第一电阻（R2)、第二电阻（R3)及第一电容（C2)； 其中，所述第二电阻（R3)的一端连接于所述隔离电源电路的输入端，所述第一电阻(R2)的一端与所述第一电容（C2)的一端连接，所述第二电阻（R3)的另一端连接于所述第一电阻（R2)的一端，且所述第二电阻（R3)的另一端还连接于所述采样电路的一个输入端; 所述第一电阻（R2)的另一端与所述第一电容（C2)的另一端接地连接。3.根据权利要求2所述的防止电流反灌的装置，其特征在于，所述比较电路包括：具有正输入端、负输入端以及输出端的比较器（Dl)，所述第二电阻（R3)的另一端连接于所述比较器（Dl)的负输入端，所述预设参考电压输入所述比较器（Dl)的正输入端，所述比较器(Dl)的输出端连接于所述隔离电路，输出一所述控制信号。4.根据权利要求3所述的防止电流反灌的装置，其特征在于，所述隔离电路包括：具有第一原边和第一副边的光稱合器、与所述光稱合器的第一原边连接的第一原边电路和与所述光稱合器的第一副边连接的第一副边电路； 其中所述第一原边电路包括：第三电阻（R4)、第一二极管（VD1)、第四电阻（R5)、第二电容(C3)、第一 MOS晶体管（VT9)、第五电阻(R6)及第六电阻(R7)； 其中，所述第三电阻（R4)的一端与所述比较器（Dl)的输出端连接，所述第三电阻（R4)的另一端与所述第一二极管（VDl)的输入端连接； 所述第四电阻（R5)的一端和所述第二电容（C3)的一端连接，所述第一二极管（VDl)的输出端连接于所述第四电阻（R5)的一端，所述第四电阻（R5)的另一端与所述第二电容(C3)的另一端接地连接； 所述第四电阻（R5)的一端还连接于所述第一 MOS晶体管（VT9)的栅极； 所述第一 MOS晶体管（VT9)的源极接地连接于所述第二电容（C3)的另一端； 所述第一 MOS晶体管（VT9)的漏极连接于所述光耦合器的第一原边的输出端； 所述第五电阻（R6)的一端与第六电阻（R7)的一端连接,且所述第五电阻（R6)的一端还连接于内部电源电压（VCC)，所述第五电阻（R6)的另一端与第六电阻（R7)的另一端连接，且所述第五电阻（R6)的另一端还连接于所述光耦合器的第一原边的输入端； 其中所述第一副边电路包括：第七电阻（R8)、第八电阻（R9)、第九电阻（RlO)、第三电容（C4)、第一三极管（VTlO)、第四电容（C5)、第十电阻(Rll)； 其中，所述第七电阻（R8)的一端接电源电压（VDD)，所述第七电阻（R8)的另一端与所述光稱合器的第一副边的输入端连接； 所述第八电阻（R9)的一端连接于所述光稱合器的第一副边的输出端； 所述第三电容（C4)的一端也连接于所述光I禹合器的第一副边的输出端； 所述第八电阻（R9)的另一端与所述第九电阻（RlO)的一端连接，所述第九电阻（RlO)的另一端与所述第三电容（C4)的另一端接地连接； 所述第八电阻（R9)的另一端还连接于所述第一三极管（VTlO)的基极，所述第一三极管（VTlO)的发射极接地连接； 所述第四电容（C5)和所述第十电阻（Rll)并联于所述第一三极管（VTlO)的集电极与地之间，所述第四电容（C5)的一端与所述第十电阻（Rll)的一端连接，所述第一三极管(VTlO)的集电极连接于所述第四电容（C5)的一端，所述第四电容（C5)的另一端和所述第十电阻（Rll)的另一端接地连接； 所述第一三极管（VTlO)的集电极还连接于所述驱动器电路的控制信号输入端。5.根据权利要求4所述的防止电流反灌的装置，其特征在于，所述光耦合器的所述第一原边为发光二极管及所述光耦合器的所述第一副边为光敏三极管。6.根据权利要求4所述的防止电流反灌的装置，其特征在于，所述驱动电路包括：具有控制信号输入端及驱动信号输出端的驱动器（D3)，其中所述驱动信号输出端连接于所述隔离电源电路，所述驱动信号输出端包括：第一驱动端（DRIVEl)及第二驱动端（DRIVE2)。7.根据权利要求6所述的防止电流反灌的装置，其特征在于，所述隔离电源电路包括：具有第二原边和第二副边的变压器； 与所述第二原边连接的第二原边电路，且所述第二原边电路的所述电源输入端连接于所述采样电路； 与所述第二副边连接的第二副边电路，且所述第二副边电路的同步整流MOS管的栅极，与所述驱动器的所述驱动信号输出端相连接。8.根据权利要求7所述的防止电流反灌的装置，其特征在于，所述第二原边电路包括：第二 MOS晶体管（VT21)、第三MOS晶体管（VT22)、第四MOS晶体管（VT23)及第五MOS晶体管(VT24)； 其中所述第二 MOS晶体管（VT21)、所述第三MOS晶体管（VT22)、所述第四MOS晶体管(VT23)及所述第五MOS晶体管（VT24)构成全桥拓扑结构，所述第二 MOS晶体管（VT21)的栅极和所述第五MOS晶体管（VT24)的栅极，均与外界的驱动芯片的一端子连接；所述第三MOS晶体管（VT22)的栅极和所述第四MOS晶体管（VT23)的栅极，均与外界的驱动芯片的另一端子连接； 所述第二 MOS晶体管（VT21)的漏极连接于所述电源输入电压的正极； 所述第二 MOS晶体管（VT21)的源极连接于所述第四MOS晶体管（VT23)的漏极； 所述第四MOS晶体管（VT23)的漏极还连接于第一变压器（T21)的第二原边的一端； 所述第四MOS晶体管（VT23)的源极连接于所述电源输入电压的负极； 所述第四MOS晶体