间(在低侧开关104截止时且在高侧开关102导通之前)将高侧开关102和低侧开关104中的电流都保持为零。可以使用几纳秒的时间来断开低侧开关104中的同步电流(Isync)，此时Isync将流过二极管118的主体。一旦低侧开关104截止，高侧开关102导通，并且可以使用几纳秒的时间来使高侧开关102中的电流达到Isync。如果高侧开关102处的驱动器供应Vghs 124被引入得过快或过大，则高侧开关102中的电流(本文称为“ILbh”)将快速地达到O。当二极管118的反向恢复之后，Lbl中的电流(本文称为“ILbl”)将快速降低至0，并且ILbh降低到Isync。在Lbl和Lbh中可以看到振铃，这可能导致同步开关调节器100或其IC的过量传导发射和/或故障。
[0032]虽然本文讨论了图1的同步开关调节器100，但可选实施例使用肖特基二极管(为了清楚而未示出)作为低侧开关104。在这种可选实施例中，肖特基二极管有效地用作低侧开关104，这是因为与普通的硅P-N结二极管相比肖特基二极管的低功率损耗、低导通电压、快速恢复时间和低结电容。当被用作低侧开关104的肖特基二极管从非传导状态切换到传导状态(即，从“关”到“开”)时，肖特基二极管由于其突然恢复而没有经历或者经历非常少的反向恢复时间。然而，为了清楚，本文所讨论的实施例将晶体管用作低侧开关；然而，低侧开关可以在可选实施例中包括肖特基二极管或者类似的开关。
[0033]图2示出了根据一个实施例的在开关调节器100的供电线中减少振铃和传导发射的驱动器电路装置的框图和示意图。驱动器电路装置包括耦合至开关调节器100的高侧开关102的栅极的源极跟随电路200、开关感测电路202和栅极充电电路204。开关感测电路202还耦合至开关节点SW 128。
[0034]—个实施例使用两个不同的时钟信号(0N1210和0N2212)来控制开关调节器的频率。具体地，0N1210被提供给源极跟随电路200和开关感测电路202，以及0N2212被提供给栅极充电电路204。在一个实施例中，这些时钟信号0N1210和0N2212是通过IC的其他部分提供的脉宽调制(PWM)信号，并且用于在特定频率处或者根据特定位模式来为开关调节器100计时。
[0035]在操作中，随着低侧开关104截止(S卩，从传导到非传导状态)以及高侧开关102导通(即，从非传导到传导状态)，三个示出的电路200、202和204工作来减少开关调节器100的供电线中的振铃和传导发射。当低侧开关104初始截止时，在消隐时间的开始处，二极管118开始其反向恢复，并且源极跟随电路200向高侧开关102的栅极(Vghs 124)提供被限于特定电流和远低于Vin 106的电压的信号。例如，在汽车中，Vin 106可以为14V，并且来自源极跟随电路200的电压可以仅为3V或5V并且包括近似ImA的限制电流。在一个实施例中，在二极管118的反向恢复期间，根据0N1210计时的该低输出信号被提供给Vghs124。
[0036]开关感测电路202感测二极管118的反向恢复的近似或实际完成，并生成其自身的输出电压信号以提供给Vghs 124。在一个实施例中，来自开关感测电路202的输出电压信号逐渐(例如，线性)地随着二极管118通过反向恢复而增加。例如，二极管118可以从-0.7V到OV反向恢复，并且开关感测电路202可以在二极管118完全恢复(即，0V)或者在特定的恢复阈值(例如，-0.3V、-0.2V等)内时开始提供输出信号。当与来自源极跟随电路200的输出电压信号组合使高侧开关102完全导通时，来自开关感测电路202的附加输出电压对栅极充电以允许高侧开关102开始在SW 128处提供朝向Vin 106增加的电压。限制高侧开关102的“导通”电压允许Lbh 108处的电流转换速率可控，以避免Lbh 108和Lbl 112之间的过度振铃。还确保在二极管118的反向恢复结束之前控制高侧开关102中的最大电流。
[0037]随着高侧开关102充电并朝向完全导通模式前进，节点SW 128处的电压朝向Vin106增加。当节点SW 128处的电压到达Vin 106之下的特定阈值时，栅极充电电路204接管。当发生此事时，栅极充电电路向Vghs 124提供更大的电流以快速且有效地完全打开高侧开关102。在一个实施例中，栅极充电电路204向高侧开关102的栅极提供栅极充电电流以快速地使高侧开关102满足或超过其漏极-源极“导通阻抗”(通常被称为Rds (on))。在一个实施例中，当SW节点128处于或近似等于ILimit的“全导通阈值”乘以高侧开关102的Rds(on)加上附加的过量电压(Vexcess)时，通过施加用于小Rds (on)的来自开关感测电路202的导通电压(Vturn_on)和对应的大电流来导通高侧开关102:
[0038]V (turn on) = ILimit^Rds(on)+Vexcess
[0039]Vexcess可以为任何偏移电压，诸如但不限于200mV、500mV、IV、5V等。等到SW 128处的电压落入该导通电压内确保了高侧开关102在不完成反向恢复之前永不导通，因此向开关调节器100增加了较高的功率效率。
[0040]图3是根据一个实施例的在具有NMOS开关的开关调节器100的供电线中减少振铃和传导发射的驱动器电路装置的示意图。更能详细地示出了源极跟随电路200、开关感测电路202和栅极充电电路204。但是，所示电路200、202和204仅是一个实施例。其他实施例使用以相同方式作用或执行等效操作的等效电路元件。因此，所有实施例不限于所示电路并且可以包括附加或可选电路而不背离本实用新型的范围。
[0041 ] 源极跟随电路200、开关感测电路202和栅极充电电路204可用于执行先前讨论的功能。源极跟随电路200包括输入电压V1300、电流源Ilimit 302、晶体管304、306、308、320和323、二极管310和320、电阻器322以及反相器312、314。开关感测电路202包括自举电压源Vbs 326、输入电压347 (在一些实施例中，其可以与V1300相同)、晶体管328、330、332、336、338、344、电阻器342、348、电流源11340以及二极管334、346。栅极充电电路204包括接收自举电压源Vbs 326和被反相器400反相之后的反相时钟信号0N2212，并包括晶体管352。
[0042]源极跟随电路200接收PffM时钟信号0N1210和输入电压V1300。电压源V1300(电压显著低于Vin 106 (例如，与14V相比的3.3V))连接至电流源(ILimit) 302和η型晶体管304的漏极。ILimit 302被提供给η型晶体管306的漏极，并且晶体管306的源极耦合至η型晶体管308的漏极。如图所示，晶体管308包括耦合在其源极和漏极之间的二极管310。晶体管304和306的栅极相互连接，并且电阻器322将晶体管304的源极与GND 110分开。晶体管308的源极连接至GND 110。此外，η型晶体管316和323以高电压共源共栅方式来使用，以在高侧开关102以较高电压操作时保护晶体管304、306和308免受高侧开关102的影响。此外，晶体管316 (其具有从其源极到漏极的二极管320)的源极耦合至晶体管308的源极和晶体管323的源极。最后，向Vghs 124提供晶体管316的漏极处的源极跟随电路200的输出信号324。
[0043]晶体管316接收延迟版本的时钟信号0Ν1210 (被反相器312和314延迟)，并且其源极耦合至晶体管304的源极且从其漏极提供源极跟随电路200的输出信号。0Ν1210在被提供给η型晶体管316和P型晶体管328的栅极之前通过一系列延迟元件(反相器312和314)。在到达驱动晶体管316和318之前，增加反相器312和314以延迟0Ν1210。根据来自0Ν1210的期望时钟信令，可以在不同实施例中使用额外或更少的反相器。如前所述，0Ν1210提供时钟信号以同步源极跟随电路200的输出。例如，0Ν1210可以被设置为300kHz，由此相应地同步源极跟随电路200的输出信号324。
[0044]在操作中，一旦低侧开关104截止，高侧开关102就被提供有来自源极跟随电路200的电流受限信号以开始导通高侧开关102。提供给高侧开关102的栅极的输出信号324(再次，Vghs 124)包括与Vin 106(例如，14V)相比的低电压V1300 (例如，3.3V、5V等)和限于ILimit 302的电流。将电流限于ILimit 302帮助控制电流转换速率并限制在二极管118的反向恢复期间所提供的最大电流。在一个实施例中，操作的电流限制模式仅发生在二极管118反向恢