专利名称：用于将高频数字输入信号数模转换成载频模拟输出信号的装置的制作方法
技术领域：
本发明涉及一种用于将高频数字输入信号数模转换成载频模拟输出信号的装置。
已公开了用于生成宽带载频输出信号的体系结构，其中，在低的频段中借助数模转换器将数字输入信号转换成模拟信号，随后借助一个或多个混频器级来变换成载频输出信号。
此外公开了数模转换器体系结构，其中，在没有其它的频率变换的情况下，从高频数字输入信号中生成载频输出信号。在此，载频模拟输出信号除了所希望的载频之外，也具有不希望有的载频，这些不希望有的载频可能由不理想的数字输入信号或由不同的不希望的调制机制产生。
在所述的体系结构中，始终需要在输出侧布置具有高品质的昂贵的滤波器或具有高线性度的混频器，这些滤波器或混频器应分别调谐到所希望的载频范围。在所希望的载频范围变换时，必须成本昂贵地更换这些滤波器或混频器。
因此，本发明的任务是，如此来构成一种用于数模转换的装置，使得它没有大的工作量就可以调谐到不同的载频范围。
通过权利要求1所述的特征来解决本发明的任务。在从属权利要求中说明了本发明的有利的改进方案。
用于数模转换的本发明的装置具有集成的滤波器特性，由此节省了在输出侧的昂贵的混频器或滤波器。
它由多个彼此平行布置的D/A转换器组成，其中，给各个D/A转换器分别分配了专门的系数。因此能够实现与所希望的载频范围的最佳匹配。
本发明的装置可以调谐到不同的载频范围，其方式是相应地改变D/A转换器的时钟频率。
根据本发明，通过选择专门分配给D/A转换器的系数和专门分配给延迟元件的延迟时间，特别优选地实现一种FIR滤波器特性，或将其集成在装置中。彼此相继的系数相当于具有所希望的滤波器特性的滤波器的脉冲响应采样。由此与没有滤波器特性的实现形式相比较，载频输出信号具有更高的频谱纯度。
借助时钟信号的时钟频率，可以标度(skalierbar)根据本发明集成的FIR滤波器特性。该FIR滤波器特性可以从A/D转换器的时钟频率中导出，或是与它等同的。由于时钟频率大多与载频成比例地改变，所以在本发明中自动实现了滤波器特性的匹配。
在所希望的载频范围改变时，通过时钟频率相应地重新调节FIR滤波器特性。取消了硬件部件的更换。
如果FIR滤波器系数的精度和数量符合新的移动无线电标准的要求，则可以通过时钟频率来直接转接频率范围，其中，可以借助软件实现转接。
本发明的装置对于任意的载频范围能够实现通过预滤波来显著地减小滤波工作量。与相应的功率输出级一起能够实现在发送机侧舍弃高品质的频率特定的滤波器。
借助本发明的装置尤其可以容易地抑制由∑Δ转换器形成的输入信号的量化噪声。
通过每个D/A转换器每个数据或比特输出的信号形式可以影响本发明的装置的滤波器功能。借助合适的信号形式，诸如由每个数据的多个脉冲所组成的多重脉冲，可以有针对性地改善滤波器功能。
以下借助附图来详述本发明的实施例。其中
图1展示了用于数模转换的本发明装置的方框电路图，和与图1相比较，图2展示了用于数模转换的本发明装置的一个实施例。
图1展示了用于数模转换的本发明装置的方框电路图。
高频数字输入信号DE一方面到达延迟设备VZ上，而另一方面到达转换设备WD上。
延迟设备VZ具有n个串联地彼此相邻连接的延迟元件VG1，VG2，VG3，...，VGn，给这些延迟元件分别分配了一个专门的延迟时间τ1，τ2，τ3，...，τn。延迟元件VG1至VGn中的每个单个的延迟元件在输出侧分别与延迟设备VZ的一个输出端VA1，VA2，VA3，...，VAn相连接。通过这些输出端VA1至VAn中的每一个输出端，一个分别分配给该输出端的、由各自的延迟元件VG1至VGn形成的延迟信号VS1，VS2，VS3，...，VSn分别到达转换设备WD的一个输入端WE1，WE2，WE3，...，WEn上。
转换设备WD总共具有n+1个彼此平行布置的D/A转换器W0，W1，...，Wn。
第一D/A转换器W0通过转换设备WD的输入端WE0获得数字输入信号DE作为输入信号。另外的n个D/A转换器通过相应地分配的输入端WE1至WEn获得延迟信号VS1至VSn作为输入信号。
给转换设备WD的n+1个D/A转换器WE0至WEn中的每个单个的D/A转换器分别分配一个专门的系数k0，k1，...，kn。
在输出侧，例如借助n个加法设备AE1，AE2，...，AEn汇总各个D/A转换器W0至Wn。借助加法设备AE1至AEn，将n+1个D/A转换器的n+1个输出信号AS0，AS1，...，ASn累加成一个载频模拟输出信号AA。
要注意的是，在D/A转换时，在各自的D/A转换器W0至Wn中用分别分配的系数k0至kn来加权数字输入信号DE和VS1至VSn。
在此，如此来确定D/A转换器W0至Wn的系数k0至kn和延迟元件VG1至VGn的延迟时间τ1至τn，使得用于数模转换的本发明的装置具有所希望的FIR滤波器特性。
与图1相比较，图2展示了用于数模转换的本发明装置的一个实施例。
各个D/A转换器W0至Wn被实现为1比特D/A转换器，而延迟元件VG1至VGn被实现为D锁存器。利用时钟信号CLK不仅对D/A转换器W0至Wn而且对延迟元件VG1至VGn计时。
在第一D锁存器或第一延迟元件VG1的D输入端上接通数字输入信号DE。在输出侧，第一延迟元件VG1通过它的Q输出端与下一个延迟元件VG2的D输入端相连接，等等。
通过时钟信号CLK，分配给各个延迟元件VG1至VGn的专门的延迟时间τ1至τn，像这里示出的那样，相当于该时钟信号CLK的半个节拍周期，该时钟信号CLK同样施加在D/A转换器W0至Wn上。每个单个的延迟元件或D锁存器分别延迟半个节拍周期。
但是也可以将该时钟信号CLK的节拍周期的较小部分用于延迟元件VG1至VGn。由此能够实现与所希望的滤波器特性的脉冲响应的更精细匹配。因而又倍增了滤波器特性的尼奎斯特频率，并且抑制了混淆(Alias)效应。
借助决定输出信号AS0至ASn大小的基准电流源ki*Iref(其中i＝0至n)，来调节分别分配给各个D/A转换器W0至Wn的系数k0至kn。
如果为了实现FIR滤波器特性而在系数k0至kn上需要负的系数，则在有关的D/A转换器上调换相应的输出端。
针对系数k2和kn示范性地展示了这一点。与D/A转换器W1相比较，在相应的D/A转换器W2和Wn上已互换了输出端的连接(请分别参阅细节D)。
D/A转换器W0至Wn的输出信号AS0至ASn同时被累加，并且形成模拟输出信号AA。
在本发明中也可以宽带地构成高频数字输入信号DE。
权利要求
1.用于将高频数字输入信号(DE)数模转换成载频模拟输出信号(AA)的装置，-其中，延迟设备(VZ)具有至少一个第一延迟元件(VG1)，而其它的延迟元件(VG2，...，VGn)彼此相继串联地连接在所述的第一延迟元件之后，-其中，所述的数字输入信号(DE)一方面接通到所述的第一延迟元件(VG1)的输入端上，而另一方面接通到第一D/A转换器(W0)的输入端上，-其中，所述的第一延迟元件(VG1)在输出侧与分配给它的另一个D/A转换器(W1)的输入端相连接，并且必要时每个其它的延迟元件(VG2，...，VGn)在输出侧与分配给所述各个延迟元件(VG2，...，VGn)的其它D/A转换器(W2，...，Wn)的输入端相连接，-其中，在输出侧逐级地如此来汇总所有D/A转换器(W0，...，Wn)，使得所有D/A转换器(W0，...，Wn)的输出信号(AS0，...，ASn)形成所述的模拟输出信号(AA)，以及-其中，给每个D/A转换器(W0，...，Wn)分配一个专门的系数(k0，...，kn)，而给每个延迟元件(VG1，...，VGn)分配一个专门的延迟时间(τ1，...，τn)，用于实现一种滤波器特性。
2.按权利要求1的装置，其中，在每个单个的D/A转换器(W0，...，Wn)上接通一个等同的时钟信号(CLK)。
3.按权利要求2的装置，其中，专门分配给所述的延迟元件(VG1，...，VGn)的延迟时间(τ1，...，τn)相当于所述的时钟信号(CLK)的一个完整的节拍周期或一个部分节拍周期。
4.按以上权利要求之一的装置，其中，如此来选择所述的专门的系数(k0，...，kn)和专门的延迟时间(τ1，...，τn)，使得实现一种FIR滤波器特性。
5.按以上权利要求之一的装置，其中，所述的延迟元件(VG1，...，VGn)构成为利用所述的时钟信号(CLK)计时的D锁存器。
6.按以上权利要求之一的装置，其中，所述的D/A转换器(W0，...，Wn)构成为1比特D/A转换器。
7.按以上权利要求之一的装置，其中，借助加法设备(AE1...，AEn)在输出侧汇总所述的D/A转换器(W0，...，Wn)。
8.按以上权利要求之一的装置，其中，所述的分配给延迟元件(VG1，...，VGn)的延迟时间(τ1，...，τn)是相同的。
9.按以上权利要求之一的装置，其中，所述的D/A转换器(W0，...，Wn)的输出信号(AS0，...，ASn)分别具有一个多重脉冲序列，以改善滤波器功能。
10.按以上权利要求之一的装置，其中，所述的数字输入信号(DE)是宽带的。
全文摘要
用于数模转换的装置具有带有至少一个第一延迟元件的延迟设备，其中，必要时其它的延迟元件彼此相继串联地连接在第一延迟元件之后。数字输入信号一方面接通到第一延迟元件的输入端上，而另一方面接通到第一D/A转换器的输入端上。第一延迟元件在输出侧与分配给它的其它D/A转换器的输入端相连接。必要时其它的延迟元件分别在输出侧与分配给各个延迟元件的其它D/A转换器的输入端相连接。在输出侧逐级地如此来汇总所有的D/A转换器，使得所有D/A转换器的输出信号形成模拟输出信号。如此来给每个D/A转换器分配一个专门的系数，而给每个延迟元件分配一个专门的延迟时间，使得实现一种滤波器特性。
文档编号H03M1/00GK1739240SQ03819857
公开日2006年2月22日 申请日期2003年7月28日 优先权日2002年8月19日
发明者A·福赫斯, B·耶隆内克, G·沃尔夫 申请人:西门子公司