专利名称：直接数字合成可控制相干频率合成器的制作方法
技术领域：
本实用新型涉及一种频率合成器，尤其涉及一种直接数字合成可控制相干频 率合成器；具体地说，涉及线性调频体制相干雷达频率合成器。
背景技术：
频率合成器是各种电子系统中重要的组成部分，在无线电的各个领域中都有 广泛的应用，如通信、雷达、导航、侦察、干扰等领域。随着各种频率合成技术 的出现，频率合成已经成为一种独立的技术科学。传统雷达的分辨率一般比较低；相对于传统雷达，现代雷达在分辨率上提出 了更高的要求。这就需要雷达发射的信号有更大的带宽，以满足获取高的距离分 辨力和提取目标其他的特征。脉冲压縮技术能让雷达系统发射宽度相对较宽而峰 值功率较低的脉冲，以获得窄脉冲、高峰值功率雷达系统的距离分辨率和探测性 能。线性调频是提出最早的和发展最成熟的脉冲压縮技术。武汉大学电波传播实 验室研制的地波雷达采用中断连续波体制，属于相干脉冲多普勒雷达，通过检测 回波的相位变化，获取海洋表面环境和海上目标信息。该雷达系统工作频段覆盖 高频，甚高频和超高频多个频段，并具有频谱监测功能，要求十分灵活的工作频 率。直接数字频率合成(DDS)相对于其它频率合成技术，有相对带宽宽、频率 分辨率高、频率转换快、控制灵活等显著优点，己逐步替代传统频率合成方法。 且最新的通用高速直接数字频率合成器件，其内部时钟可达lGHz,输出在400MHz 范围内有良好性能。锁相环(PLL)频率合成，是另一项先进的频率合成技术。由锁相环构成的 倍频器，可达到很高的输出频率，且频率纯度高，同样具有很好的可控性。相干雷达系统频率合成器设计，一般都是用一本振信号与接收机第一中频信号之差产生发射信号。但相对而言，这种方案存在以下个弊端1、混频电路势 必引入噪声，影响发射信号纯度；2、混频电路增加了系统的复杂程度及不稳定 性；3、控制欠灵活。直接采取两路相干合成源的方案可弥补此不足。发明内容本实用新型的目的是克服现有技术存在的缺点和不足，提供一种直接数字合 成可控制相干频率合成器。本实用新型结构包括六部分锁相环电路，双路直接数字频率合成电路，放 大滤波及功分电路，滤波开关及放大电路，接口电路和控制电路；锁相环电路输出端接双路直接数字频率合成电路输入端，双路直接数字频率 合成电路的一路输出作为放大滤波及功分电路输入，另一路输出作为滤波开关及 放大电路输入，放大滤波及功分电路及滤波开关及放大电路作为最终输出级，另 外控制电路经接口电路为整机提供控制信号。其工作原理如下由锁相环电路将自带晶振或外部提供精准基准时钟频率Fr倍频到lGHz或接 近lGHz的某个频率Fo，将该信号功分作为直接数字频率合成(DDS)器件的参考 时钟。在相同的参考时钟下，由2片DDS芯片合成2路相位相干的信号Fl和F2。 Fl经过放大、滤波及功分后输出，F2经滤波、开关及放大后输出。控制电路在 系统初始化过程中配置锁相环(PLL)调整其倍频系数，在工作过程中给直接数 字频率合成(DDS)芯片输入适当控制数字改变其工作模式和输出频率，并且可 通过开关电路控制其中一路信号的关断或调制。本实用新型适合产生400MHz以下单频或线性扫频信号，2路输出信号可保 持良好的相位一致性，工作状态的改变速度在纳秒级。本实用新型与现有技术相比，具有下列优点和积极效果1、 两路输出相干性好、扫频线性度高；2、 具有分辨率高、精度高、输出频带宽、变频时间短、节电、控制灵活、 便于扩展等优点；3、 可作为频率合成器，特别适合于线性调频体制相干雷达频率合成器。
图1是本实用新型的结构方框图；图2是锁相环电路结构方框图；图3是双路直接数字频率合成电路方框图；图4是接口电路示意图。其中l一锁相环电路；1.1— 锁相环芯片，1. 1. 1一R分频器，1.1.2—鉴相器，1.1.3—电荷泵， 1. 1.4—N分频器，1. 1.5—压控振荡器;1.2— 晶振器，1.3—环路滤波器， 1.4一第1电感器，1.5—第2电感器。2— 双路直接数字频率合成电路；2. l—第l功分器，2.2—第2功分器，2. 3—第1直接数字频率合成芯片，2. 4_第2直接数字频率合成芯片， 2.5—第1差分转单端电路，2.6—第2差分转单端电路。3— 放大滤波及功分电路；4— 滤波开关及放大电路；5— 接口电路；6— 控制电路。英译汉DDS—直接数字频率合成；PLL—锁相环；VC0—压控振荡器；FPGA—可编程逻辑阵列。
具体实施方式
以下结合附图和实施例详细说明一、 总体结构如图1，本实用新型包括锁相环电路1、双路直接数字频率合成电路2、放 大滤波及功分电路3、滤波开关及放大电路4、接口电路5和控制电路6; 其连接关系是-锁相环电路1的输出端接双路直接数字频率合成电路2的输入端；双路直接数字频率合成电路2的输出端一路连接放大滤波及功分电路3的输 入端，另一路连接滤波开关及放大电路4的输入端，放大滤波及功分电路3及滤波开关及放大电路4作为最终输出级；控制电路6经接口电路5分别与锁相环电路1、双路直接数字频率合成电路 2和滤波开关及放大电路4连接，为整机提供控制信号。二、 各功能块1、锁相环电路l如图2，锁相环电路l包括锁相环芯片l. 1、晶振器1.2、环路滤波器L3、 第1电感器1.4和第2电感器1.5;其连接关系是锁相环芯片1. 1分别与晶振器1.2、环路滤波器1.3、第1 电感器1. 4和第2电感器1. 5连接。所述的锁相环芯片1. 1包括R分频器1. 1. 1、鉴相器1. 1. 2、电荷泵1. 1. 3、 N分频器1. 1. 4和压控振荡器1. 1. 5; R分频器1. 1. 1、鉴相器1. 1. 2、电荷泵1. 1. 3 依次连接，压控振荡器1.1.5、 N分频器1.1.4和鉴相器1.1.2依次连接；晶振 器1. 2和R分频器1. 1. 1连接；电荷泵1. 1. 3和环路滤波器1. 3连接；压控振荡 器1. 1. 5分别与第1电感器1. 4和第2电感器1. 5连接。锁相环芯片1. 1选用ADI公司提供的ADF4360-7芯片。ADF4360-7是一款高 性能PLL芯片，内部除通常的鉴相器1. 1. 2及电荷泵1. 1. 3外，还集成了压控振 荡器(VC0)1.1.5，由外部电感值设定不同的工作频段，方便了锁相环路的设计， 其输出频率为350-1800MHz。芯片内部还集成了R分频器1. 1. l和N分频器l. 1.4， 可通过串口控制分频系数R与N。锁相环芯片1. 1与外部环路滤波器1. 3共同构成倍频锁相环(PLL)，通过配 置R与N寄存器可改变其倍频系数，其值满足Fr/R=Fo/N，其中Fr为输入基准时钟频率，Fo为输出合成频率。环路滤波器1.3带宽根据鉴相频率Fr/R和实际 干扰情况设计，压控振荡器(VC0) 1.1.5的2个外接电感值由输出频率范围决 定。这里Fr为40MHz， Fo为lGHz， Fo作为直接数字频率合成(DDS)的输入。2、 双路直接数字频率合成电路2如图3，双路直接数字频率合成电路2包括第1功分器2. 1、第2功分器 2. 2、第1直接数字频率合成芯片2. 3、第2直接数字频率合成芯片2. 4、第i差 分转单端电路2. 5和第2差分转单端电路2. 6;其连接关系是第1功分器2. 1的第1输出端和第2功分器2. 2的第1输出 端与第1直接数字频率合成芯片2. 3连接，第1功分器2. 1的第2输出端和第2 功分器2. 2的第2输出端与第2直接数字频率合成芯片2. 4连接，第1直接数字 频率合成芯片2. 3与第1差分转单端电路2. 5连接，第2直接数字频率合成芯片 2. 4与第2差分转单端电路2. 6连接。其工作原理是差分输入参考时钟Fo功分后分别作为第1、 2直接数字频率合成芯片2. 3、 2.4的参考时钟，均选用ADI公司提供的AD9910芯片，这是该公司首款速度达 到1GSPS的低功耗DDS芯片。由于上述两个芯片采用同一个时钟信号作为参考时 钟，故其具有良好的相位一致性。AD9910芯片的输出为差分信号，经过第l、 2 差分转单端电路2.5、 2.6后，再提供给后续电路。AD9910芯片，也是由串口控 制。实际应用中可将一路作为本振， 一路作为发射信号。本实施方式中将F1作 为雷达本振，F2作为雷达发射信号(以下简称射频)。第1、 2功分器2. 1、 2. 2是一种常用元器件，其功能是将一路信号转换为两 路，输出信号能量各为输入的一半，其余信号特征不变。第l、 2差分转单端电路2.5、 2.6是一种常用元器件，其功能是将差分信号 转化为单端信号。3、 放大滤波及功分电路3放大滤波及功分电路3是一种常用电路，其功能是放大、滤波及功分。4、 滤波开关及放大电路4滤波开关及放大电路4是一种常用电路，其功能是滤波、射频开关及放大。5、 接口电路5如图4， CLK为PLL的串口时钟输入，DATA为PLL的串口数据输入，LE为 PLL的配置使能信号输入，REF为外部基准时钟输入；SCLK为DDS的串口时钟输 入，SDIO为DDS的串口数据接口， L0_0E为本振配置使能信号输入，RF—0E为射 频配置使能信号输入，LO一DRCTL为本振扫频方向控制信号输入，RF—DRCTL为射 频扫频方向控制信号输入，LO—UPDATA为本振触发信号输入，RF—UPDATA为射频 触发信号输入，TP为发射脉冲信号输入，LO—RST为本振复位信号输入，RF_RST 为射频复位信号输入。6、控制电路6控制电路6选用Cypress公司提供的EZ-USB FX2芯片，使用了其内部的一 种增强8051单片机的处理器作为整机控制。实际使用过程中可将其嵌入到应用 系统(如雷达系统)之中，也可采用可编程逻辑阵列(FPGA)等其它控制器件。3、印刷板设计在本实用新型电路中，数字与模拟电路并存，且2路输出之间也要求有很高 的隔离度，倍频锁相环(PLL)对外部噪声干扰较为敏感并直接影响到频率合成 (DDS)输出质量。故在电路板布局上应慎重考虑。 主要是① 整体布局，2路合成信号走向垂直，2路输出相隔尽量远；Fo信号走线尽 量短，锁相环电路l尽量远离数字信号及输出级强信号；② 接地，数字地与模拟地分离，2路频率合成信号的各自相关电路接地分离， 锁相环电路l单独铺地；③ 供电，各模块采用单独的供电芯片；④ 将控制电路6分开制板。
权利要求1、一种直接数字合成可控制相干频率合成器，其特征在于包括锁相环电路(1)、双路直接数字频率合成电路(2)、放大滤波及功分电路(3)、滤波开关及放大电路(4)、接口电路(5)和控制电路(6)；其连接关系是锁相环电路(1)的输出端接双路直接数字频率合成电路(2)的输入端；双路直接数字频率合成电路(2)的输出端一路连接放大滤波及功分电路(3)的输入端，另一路连接滤波开关及放大电路(4)的输入端，放大滤波及功分电路(3)及滤波开关及放大电路(4)作为最终输出级；为整机提供控制信号的控制电路(6)经接口电路(5)分别与锁相环电路(1)、双路直接数字频率合成电路(2)和滤波开关及放大电路(4)连接。
2、 根据权利要求1所述频率合成器，其特征在于锁相环电路(l)包括锁相环芯片(l.l)、晶振器(1.2)、环路滤波器(1.3)、第 1电感器(1.4)和第2电感器(1.5);锁相环芯片(1.1)分别与晶振器(1.2)、环路滤波器(1.3)、第l电感器(1.4) 和第2电感器(1.5)连接。
3、 根据权利要求1所述频率合成器，其特征在于双路直接数字频率合成电路(2)包括第l、 2功分器(2.1、 2.2)、第l、 2 直接数字频率合成芯片(2.3、 2.4)和第l、 2差分转单端电路(2.5、 2.6);第l功分器(2.1)的第1输出端和第2功分器(2.2)的第l输出端与第l 直接数字频率合成芯片(2. 3)连接，第1功分器(2. 1)的第2输出端和第2功 分器(2. 2)的第2输出端与第2直接数字频率合成芯片(2. 4)连接，第1直接 数字频率合成芯片(2. 3)与第1差分转单端电路(2. 5)连接，第2直接数字频 率合成芯片(2.4)与第2差分转单端电路(2.6)连接。
专利摘要本实用新型公开了一种直接数字合成可控制相干频率合成器，涉及一种频率合成器。本实用新型的结构是锁相环电路(1)的输出端接双路直接数字频率合成电路(2)的输入端；双路直接数字频率合成电路(2)的输出端一路连接放大滤波及功分电路(3)的输入端，另一路连接滤波开关及放大电路(4)的输入端；控制电路(6)经接口电路(5)分别与锁相环电路(1)、双路直接数字频率合成电路(2)和滤波开关及放大电路(4)连接。本实用新型具有两路输出相干性好、扫频线性度高、分辨率高、精度高、输出频带宽、变频时间短、节电、控制灵活、便于扩展等优点；可作为频率合成器，特别适合于线性调频体制相干雷达频率合成器。
文档编号H03L7/00GK201218844SQ20082006818
公开日2009年4月8日 申请日期2008年6月30日 优先权日2008年6月30日
发明者文必洋, 静 杨, 王才军, 豪 陈, 黄晓静 申请人:武汉大学