动态体偏置型c类反相器及其应用的制作方法

专利名称：动态体偏置型c类反相器及其应用的制作方法
技术领域：
本发明属于集成电路技术领域，具体涉及一种C类反相器及其应用电路。
背景技术：
在传统的模拟电路设计中，运算放大器是主要的功能模块，它被广泛运用于采样保持、代数运算、共模反馈以及缓冲器电路等。同时，运算放大器也是模拟电路中主要的功耗模块。目前低压低功耗是模拟电路设计发展的主流趋势。因此，如何在低压低功耗环境下来实现符合指标要求的运算放大器成为模拟电路设计的重点和难点。用C类反相器代替传统的运算放大器是一种新型的低压低功耗电路设计技术。C 类反相器中最基本的电路结构包括PMOS (P-Channel Metal Oxide kmiconductor，P沟道金属氧化物半导体)输入管和NMOS (N-Channel Metal Oxide kmiconductor，N沟道金属氧化物半导体)输入管，C类反相器的电源电压VDD略低于PMOS (P-Charmel Metal Oxide kmiconductor，P 沟道金属氧化物半导体)输入管和 NMOS (N-Channel Metal Oxide Semiconductor, N沟道金属氧化物半导体)输入管的阈值电压之和。假设PMOS输入管和 NMOS输入管的阈值电压近似相等，当输入信号为共模电压V。M = Vdd/2，PMOS输入管和NMOS 输入管均处于亚阈值区，此时C类反相器较高的增益和较低的功耗，但带宽和摆率较小，我们称该状态为亚阈值状态。若此时在C类反相器输入端加入额外的激励信号，根据激励信号的极性可以让其中一个输入管进入强反型区，另外一个输入管截止，工作在饱和区的输入管跨导较大，使得C类反相器具有较高的摆率和输出电流，我们称该状态为高摆率状态。 在开关电容电路的设计中，可在C类反相器输入端在不同的时钟相位将这两种工作状态结合起来应用。例如，在Youngcheol Chae, Inhee Lee and Gunhee Han 的题为"A 0. 7V 36 μ W 85dB-DR Audio Δ Σ Modulator Using Class-C Inverter" (2008 IEEE International Solid-State Circuits Conference :p. 490-491，630)的文中，公开了一个基于 C 类反相器的三阶单环Sigma-Delta模数转换器。现有技术中，常见的C类反相器包括简单型C类反相器和共源共栅型C类反相器。简单型C类反相器的电路部分是一个推挽式反相器，如附图1(a)所示，结构简单，芯片占用面积小，但增益较低；共源共栅型C类反相器增益略高，结构如附图1(b)所示。由于简单型C类反相器和共源共栅型C类反相器都仅仅由几个单管组成，增益相对传统的运算放大器较低(一般在50dB以下)，难以用于许多对增益要求较高的场合；此外，由于现有技术中C类反相器采用推挽结构，且两输入管在大部分时间内均工作在亚阈值区，导致C类反相器的带宽、摆率、建立时间和功耗等指标在不同的工艺角、电源电压和温度下存在严重偏差，尤其是在SS工艺角、低电源电压和低温情况下，C类反相器两输入管的阈值电压绝对值提高，导致C类反相器带宽、摆率和建立时间等指标的严重退化，从而造成C类反相器应用电路的性能下降甚至功能丧失。申请号为200910301712. 6的中国发明专利公开了一种增益自举型C类反相器，如附图2所示，通过引入第一增益自举模块和第二增益自举模块，提高增益自举型C类反相器的直流增益；通过引入PMOS体电位调制模块和NMOS体电位调制模块，补偿C类反相器在SS 工艺角、低电源电压和低温情况下的性能退化，保证C类反相器在不同工艺角、电源电压和温度下正常工作。然而，上述的增益自举型C类反相器的问题在于为保证增益自举型C类反相器在高摆率状态下有足够的带宽和摆率(尤其是在SS工艺角、低电源电压和低温情况下)，增益自举型C类反相器输入管的尺寸一般比较大，并且PMOS体电位调制模块和NMOS 体电位调制模块分别给PMOS输入管Ml和NMOS输入管M2施加正向体偏置，而这些措施在增益自举型C类反相器处于亚阈值状态时会带来无谓而且较高的静态功耗。

发明内容
本发明提供了一种动态体偏置型C类反相器，以克服现有技术的增益自举型C类反相器在处于亚阈值状态时静态功耗较高的不足。—种动态体偏置型C类反相器，包括开关体偏置型C类反相器、第一增益自举模块、第二增益自举模块、PMOS体电位调制模块和NMOS体电位调制模块；其中，所述的开关体偏置型C类反相器采用共源共栅结构，它由第一 PMOS管、第一 NMOS管、第二 PMOS管、第二 NMOS管和四个开关组成；其中，第一 PMOS管和第一 NMOS管分别为所述的动态体偏置型C 类反相器的PMOS和NMOS输入管，第一 PMOS管的栅端与第一 NMOS管的栅端相连，作为动态体偏置型C类反相器的输入端，第一 PMOS管的源端接第一参考电平，第一 PMOS管的体端同时接第一开关和第二开关的输入端，第一开关的输出端接第一参考电平，第二开关的输出端接所述PMOS体电位调制模块输出的体偏置电压，第一 PMOS管的漏端接第二 PMOS管的源端；第二 PMOS管的栅端接所述第一增益自举模块，第二 PMOS管的体端接所述PMOS体电位调制模块输出的体偏置电压，第二 PMOS管的漏端接第二 NMOS管的漏端，作为动态体偏置型 C类反相器的输出端；第二 NMOS管的体端接所述NMOS体电位调制模块输出的体偏置电压， 第二 NMOS管的栅端接所述第二增益自举模块，第二 NMOS管的源端接第一 NMOS管的漏端； 第一 NMOS管的源端接第一参考地，第一 NMOS管的体端同时接第三开关和第四开关的输入端，第三开关的输出端接第一参考地，第四开关的输出端接所述NMOS体电位调制模块输出的体偏置电压。通过对第一开关和第二开关的控制，第一 PMOS管的体端电位可以在第一参考电平和所述PMOS体电位调制模块输出的体偏置电压(所述PMOS体电位调制模块输出的体偏置电压小于第一参考电平)之间切换，即第一 PMOS管可以在零向体偏置和正向体偏置间切换；而通过对第三开关和第四开关的控制，第一 NMOS管的体端电位可以在第一参考地和所述NMOS体电位调制模块输出的体偏置电压(所述NMOS体电位调制模块输出的体偏置电压大于第一参考电平)之间切换，即第一 NMOS管亦可以在零向体偏置和正向体偏置间切换。上述的动态体偏置型C类反相器中，所述的第一增益自举模块是由第三PMOS管和第三NMOS管组成；其中，第三PMOS管的栅端与第二PMOS管的源端相连，第三PMOS管的漏端与第二 PMOS管的栅端相连，第三PMOS管的源端接第一参考电平，第三PMOS管的体端接所述PMOS体电位调制模块输出的体偏置电压；第三NMOS管的栅端与自身漏端相连，同时与第三PMOS管的漏端相连，第三NMOS管的源端接第一参考地，第三NMOS管的体端接所述NMOS 体电位调制模块输出的体偏置电压。在实际工作中，所述的第一增益自举模块将第二 PMOS 管偏置在亚阈值状态，而且第三PMOS管、第三NMOS管和第二 PMOS管共同形成电流-电压反馈，从而提高了电路输出阻抗，实现增益自举。上述的动态体偏置型C类反相器中，所述的第二增益自举模块是由第四PMOS管和第四NMOS管组成；其中，第四NMOS管的栅端与第二 NMOS管的源端相连，第四NMOS管的漏端与第二 NMOS管的栅端相连，第四NMOS管的源端接第一参考地，第四NMOS管的体端接所述NMOS体电位调制模块输出的体偏置电压；第四PMOS管的栅端与自身漏端相连，同时与第四NMOS管的漏端相连，第四PMOS管的源端接第一参考电平，第四PMOS管的体端接所述的 PMOS体电位调制模块输出的体偏置电压。在实际工作中，第二增益自举模块将第二 NMOS管偏置在亚阈值状态，而第四NMOS管、第四PMOS管和第二 NMOS管共同形成电流-电压反馈， 实现增益自举。上述的动态体偏置型C类反相器中，所述的PMOS体电位调制模块主要用于第一 PMOS管(即动态体偏置型C类反相器的PMOS输入管)的体电位调制。所述的PMOS体电位调制模块由第五PMOS管和第一电阻组成，其中第五PMOS管上施加的栅源电压与第一 PMOS 管在亚阈值状态时的栅源电压相同。因此，第五PMOS管的工艺偏差程度、电源电压情况和温度条件均与第一 PMOS管近似相同。换句话说，第五PMOS管能够“感应”第一 PMOS管在不同工艺角、电源电压和温度下的跨导、漏源电流等参数的变化特征。第五PMOS管的源端和体端均接第一参考电平，第五PMOS管的栅端接第一共模电压，第五PMOS管的漏端输出体偏置电压，与第二 PMOS管、第三PMOS管和第四PMOS管的体端相连，并通过第二开关与第一 PMOS管的体端相连，第五PMOS管的漏端同时与第一电阻的一端相连，第一电阻的另一端接第一共模电压。第一电阻将第五PMOS管的漏源电流转换为所述的PMOS体电位调制模块输出的体偏置电压，并将该体偏置电压通过第二开关反馈到第一 PMOS管的体端。整个PMOS 体电位调制模块形成“感应反馈”环路，用以体电位调制，第五PMOS管的源端电位决定所述PMOS体电位调制模块输出的体偏置电压的最大值，第一电阻另一端电平(即第一共模电压)决定所述PMOS体电位调制模块输出的体偏置电压的最小值。通过PMOS体电位调制模块在第一 PMOS管体端的调制作用，可以解决第一 PMOS管在SS工艺角、低电源电压和低温情况下跨导和漏源电流急剧减小的问题，提高第一 PMOS管在不同工艺角、电源电压和温度下的参数稳定性。上述的动态体偏置型C类反相器中，所述的NMOS体电位调制模块主要用于第一 NMOS管(即动态体偏置型C类反相器的NMOS输入管)的体电位调制。NMOS体电位调制模块的工作原理与PMOS体电位调制模块类似，它由第五NMOS管和第二电阻组成，其中第五 NMOS管上施加的栅源电压与第一 NMOS管在亚阈值状态时的栅源偏置电压相同。第五NMOS 管的源端和体端均接第一参考地，第五NMOS管的栅端接第一共模电压，第五NMOS管的漏端输出体偏置电压，与第二 NMOS管、第三NMOS管和第四NMOS管的体端相连，并通过第四开关与第一 NMOS管的体端相连，第五NMOS管的漏端同时连接第二电阻的一端，第二电阻的另一端接第一共模电压。第二电阻将第五NMOS管的漏源电流转换为所述的NMOS体电位调制模块输出的体偏置电压并通过第四开关反馈到第一 NMOS管体端，第五NMOS管源端电位决定所述的NMOS体电位调制模块输出的体偏置电压的最大值，第二电阻另一端电平(即第一共模电压)决定所述的NMOS体电位调制模块输出的体偏置电压的最小值。本发明的动态体偏置型C类反相器中，所述的开关体偏置型C类反相器，用于实现运算放大功能，其两个输入管体端都单独引出，与开关相连，通过开关切换进行动态体偏置，使得两个输入管在不同的开关相位具有不同的阈值电压和跨导等参数，进而改变动态体偏置型C类反相器的带宽、摆率和功耗等指标，以适应开关电容电路在不同相位对动态体偏置型C类反相器不同的性能需求，同时实现功耗优化；所述的第一增益自举模块和第二增益自举模块，用于提高动态体偏置型C类反相器的直流增益；所述的PMOS体电位调制模块和NMOS体电位调制模块，用于减弱工艺偏差、电源电压扰动和温度变化的不利影响， 尤其是用于避免在SS工艺角、低电源电压和低温情况下性能退化的问题。因此，与现有技术相比，本发明的动态体偏置型C类反相器具有以下有益的技术效果本发明的动态体偏置型C类反相器保留了增益自举型C类反相器中直流增益较高以及抗工艺涨落、电源电压扰动和温度偏差能力较强等优点，同时大大降低了 C类反相器在亚阈值状态时的静态功耗，从而适用于2-1级联Sigma-Delta模数转换器等极低功耗高精度的应用场合。本发明还提供了所述的动态体偏置型C类反相器的应用电路，即包含动态体偏置型C类反相器的伪差分结构开关电容积分器和2-1级联Sigma-Delta模数转换器等应用电路，在现有技术的基于增益自举型C类反相器的模数转换器的基础上进一步降低静态功
^^ ο一种伪差分结构开关电容积分器，包含两个所述的动态体偏置型C类反相器，两个动态体偏置型C类反相器分别位于开关电容积分器正向和负向支路，差分对称形成伪差分结构。所述的伪差分结构开关电容积分器在工作时分为采样相位和积分相位。在采样相位，伪差分结构开关电容积分器对C类反相器的摆率要求很低，C类反相器可以工作在亚阈值状态；而在积分相位的初始阶段，C类反相器会切换至高摆率状态，便于伪差分结构开关电容积分器的电荷传输，而后C类反相器会重新回到亚阈值状态。也就是说，在伪差分结构开关电容积分器中，C类反相器在大部分时间内均工作亚阈值状态。由于现有技术的伪差分结构开关电容积分器中增益自举型C类反相器在任意时刻均采用正向体偏置，而本发明的伪差分结构开关电容积分器中动态体偏置型C类反相器通过对内部开关的控制，可以在亚阈值状态的部分时间段内切换至零向体偏置，因而极大程度地降低C类反相器在亚阈值状态时的静态功耗。一种2-1级联Sigma-Delta模数转换器，包括2_1级联模拟调制器和数字抽取滤波器，其中，所述的2-1级联模拟调制器包含第一级调制器和第二级调制器，第二级调制器与第一级调制器级联，用于调制前级产生的量化误差；其中第一级调制器包含二个所述的伪差分结构开关电容积分器，即第一积分器和第二积分器，所述的第一积分器和第二积分器单环串联构成二阶单环结构，而第二级调制器包含一个所述的伪差分结构开关电容积分器，即第三积分器，构成一阶结构。由于本发明的2-1级联Sigma-Delta模数转换器包括三个所述的伪差分结构开关电容积分器，采用动态体偏置型C类反相器，能够极大程度地降低2-1级联Sigma-Delta模数转换器的静态功耗。


图1为(a)简单型C类反相器(b)共源共栅型C类反相器的电路结构图；图2为增益自举型C类反相器的电路结构图；图3为本发明的动态体偏置型C类反相器的电路结构图；图4为本发明的伪差分结构开关电容积分器的电路结构图5为两相不交叠时钟以及本发明的动态偏置型C类反相器的内部开关控制时钟；图6为本发明的2-1级联模拟调制器的电路结构图；图7为本发明的2-1级联模拟调制器的输出频谱图，包括方案一(失调不校准) 和方案二(失调校准)。
具体实施例方式下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。实施例1动态体偏置型C类反相器一种动态体偏置型C类反相器，其电路结构图如附图3所示，它包括开关体偏置型C类反相器31、第一增益自举模块22、第二增益自举模块23、PM0S体电位调制模块M和 NMOS体电位调制模块25。开关体偏置型C类反相器31采用共源共栅结构，它由第一 PMOS管Ml、第二 PMOS 管M3、第一 NMOS管M2、第二 NMOS管M4和四个开关组成，用于实现运算放大功能。其中，第一 PMOS管Ml和第一 NMOS管M2分别为上述的动态体偏置型C类反相器的PMOS和NMOS输入管，第一 PMOS管Ml的栅端与第一 NMOS管M2的栅端相连，作为动态体偏置型C类反相器的输入端IN，第一 PMOS管Ml的源端接第一参考电平VDD，第一 PMOS管Ml 的体端同时接第一开关Sl和第二开关S2的输入端，第一开关Sl的输出端接第一参考电平 Vdd,第二开关S2的输出端接PMOS体电位调制模块M输出的体偏置电压VBP，第一 PMOS管 Ml的漏端接第二 PMOS管M3的源端；第二 PMOS管M3的栅端接第一增益自举模块22，第二 PMOS管M3的体端接PMOS体电位调制模块M输出的体偏置电压VBP，第二 PMOS管M3的漏端接第二 NMOS管M4的漏端，作为动态体偏置型C类反相器的输出端OUT ；第二 NMOS管M4 的体端接NMOS体电位调制模块25输出的体偏置电压Vbn，第二 NMOS管M4的栅端接第二增益自举模块23，第二 NMOS管M4的源端接第一 NMOS管M2的漏端；第一 NMOS管M2的源端接第一参考地GND，第一 NMOS管M2的体端同时接第三开关S3和第四开关S4的输入端，第三开关S3的输出端接第一参考地GND，第四开关S4的输出端接NMOS体电位调制模块25输出的体偏置电压VBN。由于第二 PMOS管M3的体端接PMOS体电位调制模块M输出的体偏置电压VBP，第二 NMOS管M4的体端接NMOS体电位调制模块25输出的体偏置电压Vbn，因此，第二 PMOS管 M3和第二 NMOS管M4进行固定体偏置；而第一 PMOS管Ml和第一 NMOS管M2采用的是动态体偏置。第一 PMOS管Ml的体端同时与第一开关Sl和第二开关S2相连。通过对第一开关 Sl和第二开关S2的控制，第一 PMOS管Ml的体端电位可以在第一参考电平Vdd和PMOS体电位调制模块M输出的体偏置电压VBP( < Vdd)之间切换，即第一 PMOS管Ml可以在零向体偏置和正向体偏置间切换当第一开关Sl闭合、第二开关S2断开时，第一 PMOS管Ml的体端电位Vbp sw为第一参考电平VDD，第一 PMOS管Ml的源体电压为零，即此时第一 PMOS管Ml 采用零向体偏置；而当第一开关Sl断开、第二开关S2闭合时，第一 PMOS管Ml的体端电位 Vbp sw为PMOS体电位调制模块M输出的体偏置电压VBP，由于Vbp满足条件Vdd/2 = Vcm < Vbp < VDD，第一 PMOS管Ml的源体电压大于零，即此时第一 PMOS管Ml采用正向体偏置。
同样地，第一 NMOS管M2的体端同时与第三开关S3和第四开关S4相连。通过对第三开关S3和第四开关S4的控制，第一 NMOS管M2的体端电位可以在第一参考地GND和 NMOS体电位调制模块25输出的体偏置电压Vbn ( > Vdd)之间切换，即第一 NMOS管M2亦可以在零向体偏置和正向体偏置间切换当第三开关S3闭合、第四开关S4断开时，第一NMOS管 M2的体端电位Vbn sw为第一参考地GND，此时第一NMOS管M2采用零向体偏置，而当第三开关 S3断开、第四开关S4闭合时，第一 NMOS管M2的体端电位Vbn sw为NMOS体电位调制模块25 输出的体偏置电压Vbn，由于0 < Vbn < Vcm = VDD/2，第一 NMOS管M2的体源电压大于零，此时第一 NMOS管M2采用正向体偏置。正向体偏置能够减小第一 PMOS管Ml和第一 NMOS管M2 的阈值电压，提高第一 PMOS管Ml和第一 NMOS管M2的跨导，进而提高动态体偏置型C类反相器的带宽和摆率，所以正向体偏置适用于C类反相器工作在大摆率状态时，而当C类反相器进入亚阈值状态时，对摆率要求很低，继续保持正向体偏置会带来无谓的静态功耗，此时若切换到零向体偏置能够实现功耗的优化。在开关电容电路中，整体电路在不同的开关相位对动态体偏置型C类反相器有着不同的性能需求，因此，采用合适的时钟信号去控制动态体偏置型C类反相器中的开关，通过对第一 PMOS管Ml和第一 NMOS管M2的动态体偏置， 既可以保证动态体偏置型C类反相器在大摆率状态下具有足够大的摆率，又可以大大降低动态体偏置型C类反相器在亚阈值状态下的静态功耗。第一增益自举模块22是由第三PMOS管M7和第三NMOS管M9组成；其中，第三 PMOS管M7的栅端与第二 PMOS管M3的源端相连，第三PMOS管M7的漏端与第二 PMOS管M3 的栅端相连，第三PMOS管M7的源端接第一参考电平VDD，第三PMOS管M7的体端接PMOS体电位调制模块M输出的体偏置电压Vbp ；第三NMOS管M9的栅端与自身漏端相连，同时与第三PMOS管M7的漏端相连，第三NMOS管M9的源端接第一参考地GND，第三NMOS管M9的体端接NMOS体电位调制模块25输出的体偏置电压VBN。第一增益自举模块22将第二 PMOS管M3偏置在亚阈值状态，而且第三PMOS管M7、 第三NMOS管M9与第二 PMOS管M3共同形成电流-电压反馈，从而在不增加更多的共源共栅器件的情况下提高了电路输出阻抗和增益。第二增益自举模块23的工作原理与第一增益自举模块22类似，它是由第四PMOS 管MlO和第四NMOS管M8组成。第四NMOS管M8的栅端与第二 NMOS管M4的源端相连，第四NMOS管M8的漏端与第二 NMOS管M4的栅端相连，第四NMOS管M8的源端接第一参考地 GND，第四NMOS管M8的体端接NMOS体电位调制模块25输出的体偏置电压Vbn ；第四PMOS 管MlO的栅端与自身漏端相连，同时与第四NMOS管M8的漏端相连，第四PMOS管MlO的源端接第一参考电平VDD，第四PMOS管MlO的体端接PMOS体电位调制模块M输出的体偏置电压Vbp。第二增益自举模块23将第二 NMOS管M4偏置在亚阈值状态，而且第四PMOS管M10、 第四NMOS管M8和第二 NMOS管M4共同形成电流-电压反馈，从而提高了电路输出阻抗。为了避免增益自举模块引入后C类反相器的输出摆幅减小，第三PMOS管M7和第四NMOS管M8 均采用低阈值MOS管。PMOS体电位调制模块M主要用于第一 PMOS管(即动态体偏置型C类反相器的 PMOS输入管)的体电位调制。PMOS体电位调制模块M是由第五PMOS管M5和第一电阻Rl 组成，其中第五PMOS管M5上施加的栅源电压与第一 PMOS管Ml在亚阈值状态时的栅源电压相同，因此第五PMOS管M5 —直处于亚阈值区，它能够“感应”第一 PMOS管Ml在不同工艺角、电源电压和温度下的跨导、输出电流等参数的变化特征。第五PMOS管M5的源端和体端均接第一参考电平VDD，第五PMOS管M5的栅端接第一共模电压Vcu’第五PMOS管M5的漏端输出体偏置电压VBP，与第二 PMOS管M3、第三PMOS管M7和第四PMOS管MlO的体端相连， 并通过第二开关S2与第一 PMOS管Ml的体端相连，第五PMOS管的漏端M5同时与第一电阻 Rl的一端相连，第一电阻Rl的另一端接第一共模电压Vqi ；第一电阻Rl将第五PMOS管M5 的漏源电流转换为PMOS体电位调制模块M输出的体偏置电压VBP，并将该体偏置电压Vbp通过第二开关S2反馈到第一 PMOS管Ml的体端。第五PMOS管M5的源漏感应电流经第一电阻Rl转换为体偏置电压VBP，并通过第二开关S2反馈到第一 PMOS管Ml的体端，形成“感应反馈”环路，用以体电位调制。第五PMOS管M5的源端电位决定体偏置电压Vbp的最大值，第一电阻Rl另一端电平(即第一共模电压VJ决定体偏置电压Vbp的最小值。通过PMOS体电位调制模块M在第一 PMOS管Ml体端的调制作用，可以解决第一 PMOS管Ml在SS工艺角、低电源电压和低温情况下跨导和漏源电流急剧减小的问题，提高第一 PMOS管Ml在不同工艺角、电源电压和温度下的参数稳定性。PMOS体电位调制模块M中体电位调制过程简述如下假设工艺角为 tt (typical-typical)时，第五PMOS管M5的源漏电流为Ids5，此时PMOS体电位调制模块M 输出的体偏置电压VBP = VCM+Ids5Rl。当工艺角为ss (slow-slow)时，第一 PMOS管Ml阈值电压的绝对值变大，导致其在亚阈值区工作时跨导减小，漏源电流减小，由于第五PMOS管M5 能够“感应”到第一 PMOS管Ml的电流变化特征，所以第五PMOS管M5的漏源电流Iib5也减小，PMOS体电位调制模块M输出的体偏置电压Vbp也随之减小。将体偏置电压Vbp反馈到第一PMOS管Ml的体端，可以使第一PMOS管Ml的源体电压增加，阈值电压的绝对值略为降低， 跨导增大，实现了对第一 PMOS管Ml参数的实时调制。同样地，当工艺角为ff (fast-fast) 时，第一 PMOS管Ml和第五PMOS管M5的漏源电流均变大，PMOS体电位调制模块M输出的体偏置电压Vbp随之变大，使第一 PMOS管Ml阈值电压的绝对值提高，跨导减小。NMOS体电位调制模块25主要用于第一 NMOS管(即动态体偏置型C类反相器的 NMOS输入管)的体电位调制。NMOS体电位调制模块25的工作原理与PMOS体电位调制模块M类似，它是由第五NMOS管M6和第二电阻R2组成，其中第五NMOS管M6的栅源电压与第一 NMOS管M2在亚阈值区时的栅源电压相同。第五NMOS管M6的源端和体端均接第一参考地GND，第五NMOS管M6的栅端接第一共模电压Vcm，第五NMOS管M6的漏端输出体偏置电压Vbn，与第二 NMOS管M4、第三NMOS管M9和第四NMOS管M8的体端相连，并通过第四开关 S4与第一 NMOS管M2的体端相连，第五NMOS管M6的漏端同时连接第二电阻R2的一端，第二电阻R2的另一端接第一共模电压Vqi ；第二电阻R2将第五NMOS管M6的漏源电流转换为 NMOS体电位调制模块25输出的体偏置电压Vbn并通过第四开关S4反馈到第一 NMOS管M2 体端，第五NMOS管M6源端电位决定体偏置电压Vbn的最大值，第二电阻R2另一端电平(即第一共模电压Vqi)决定体偏置电压Vbn的最小值。类似地，通过“感应反馈”环路和体电位调制，可以解决第一 NMOS管M2在SS工艺角、低电源电压和低温情况下跨导和漏源电流急剧减小的问题，提高第一 NMOS管M2在不同工艺角、电源电压和温度下的参数稳定性。实施例2采用动态体偏置型C类反相器的伪差分结构开关电容积分器一种伪差分结构开关电容积分器，如附图4所示，它包含两个实施例1中的动态体偏置型C类反相器41和两个共模反馈电路42，其中两个动态体偏置型C类反相器41分别位于开关电容积分器正向和负向支路，差分对称构成伪差分结构，而两个共模反馈电路42 分别在开关电容积分器正向和负向支路形成共模反馈。开关电容积分器在实际工作中分为采样相位和积分相位，采用Pl和P2两相不交叠时钟进行控制。在采样相位，输入信号IN被采样到电容Cs上，动态体偏置型C类反相器的失调电压Vtw被采样到补偿电容Cc上，动态体偏置型C类反相器输入端电位Vx为Vc^Vtw,接近于共模电平νΜ。此时动态体偏置型C类反相器进入亚阈值状态。在积分相位的初始阶段，采样电容Cs的下极板电位突变为共模电平V。M，由于电容两端的电位差是不会突变的，动态体偏置型C类反相器输入端电位Vx被拉至-ΙΝ+ν_+ν。Μ。根据输入信号IN的极性，动态体偏置型C类反相器中的一个输入管进入强反型区，另一个输入管截止，动态体偏置型C类反相器进入高摆率状态，采样电容Cs的电荷向积分电容C1传输，此后动态体偏置型C类反相器输入端电位Vx逐渐恢复至Vc^Vtw,动态体偏置型C类反相器重新进入亚阈值状态。而补偿电容C。在采样相位后始终维持Vtw的电位差，因此补偿电容的下极板被补偿为“虚地”，即共模电平ν。Μ，利用这种自动清零(Autozeroing)技术提高了开关电容积分器的建立精度。在积分相位，为保证电荷传输过程中C类反相器具有足够的摆率(尤其是在SS工艺角、低电源电压和低温情况下)，PMOS体电位调制模块M和NMOS体电位调制模块25会给动态体偏置型C类反相器施加正向体偏置，应用增益自举型C类反相器时也是如此，而采样相位对C类反相器摆率要求很低，C类反相器处于亚阈值状态，此时增益自举型C类反相器仍然保持正向体偏置，带来不必要的静态功耗，而动态体偏置型C类反相器通过时钟对其内部开关的控制，使得其在采样相位采用零向体偏置，静态功耗大大减小。以下是对动态体偏置型C类反相器内部开关的控制时钟方案的详细说明方案一(也是最简单的实现方式)是第一开关Sl和第三开关S3均采用时钟pi 控制，而第二开关S2和第四开关S4均采用plb控制，如附图5所示，即动态体偏置型C类反相器在采样相位采用零向体偏置，而在非采样相位采用正向体偏置。这种方案的好处在于可以复用开关电容积分器的时钟，不需要额外产生新的时钟，但由于动态体偏置型C类反相器在零向体偏置和正向体偏置时失调电压不一致，补偿电容C。在采样相位采样的失调电压并不能完全补偿在积分相位动态体偏置型C类反相器的失调误差，即“自动清零”效果变差，这会影响到开关电容积分器的建立精度。失调电压的误差在单端结构的开关电容积分器中尤为明显，而采用伪差分结构能够部分消除这种误差，使这种误差在大多数应用场合可以容忍。方案二是第一开关Sl和第三开关S3均采用独立时钟elk控制，第二开关S2和第四开关S4均采用cllA控制，如附图5所示，elk上升沿与pi相同，elk下降沿相比pi提前30%，即动态体偏置型C类反相器在采样相位的前70%时间采用零向体偏置，其余时间均采用正向体偏置。由于在采样相位的后30%时间动态体偏置型C类反相器已切换至正向体偏置，补偿电容C。有足够的时间对先前采样的失调电压进行校准，使其能够完全补偿在积分相位动态体偏置型C类反相器的失调误差，但这种方案的缺点在于动态体偏置型C类反相器在采样相位后30 %时间内的静态功耗不能优化。实施例3采用伪差分结构开关电容积分器的2-1级联Sigma-Delta模数转换器一种2-1级联Sigma-Delta模数转换器，包括2_1级联模拟调制器和数字抽取滤波器，其中所述的2-1级联模拟调制器的电路结构图如附图6所示，它包括第一级调制器和第二级调制器，第二级调制器与第一级调制器级联，用于调制前级产生的量化误差；其中第一级调制器是二阶的，由两个基于实施例2中的伪差分结构开关电容积分器(即第一积分器62和第二积分器63)、第一比较器67以及第一反馈DAC 65组成，第一积分器62和第二积分器63单环串联构成二阶单环结构；第二级调制器是一阶的，由一个基于实施例2中的伪差分结构开关电容积分器(即第三积分器64)、第二比较器68、第一反馈DAC 65和第二反馈DAC 66组成。第一积分器62、第二积分器63和第三积分器64，三个积分器均采用两个差分对称的动态体偏置型C类反相器，相比于增益自举型C类反相器，积分器在采样相位的静态功耗大大降低。其中第一积分器62和第二积分器63单环串联，然后再与第三积分器64级联， 最终形成2-1级联结构。第一比较器67和第二比较器68，分别在第一级调制器的输出端0UT1+、OUTl-和第二级调制器的输出端0UT2+、0UT2-实现一位量化。第一反馈DAC 65和第二反馈DAC 66，采用开关网络实现。例如，当第一级调制器输出为高电平时，反馈信号FBI =VREF+;当第一级调制器输出低电平，反馈信号FBI = VREF-o 对于 0. 8V 电源电压，一般选择 VREF+ = 0. 8V, VREF- = 0V。六个加法器，第一级调制器中有四个，第二级调制器有两个。在第一级调制器中， 两条反馈路径上的信号FBl+和FBl-和输入信号IN+和IN-通过采样电容Csi相加，实现两个加法器，而另外两条反馈路径的信号FBl+和FBl-和第一级积分器62输出信号OUTl+和 OUTl-通过采样电容CS2、Cs3相加，实现两个加法器。在第二级调制器中，四条反馈路径上的信号FB1+、FB1-、FB2+、FB2-和第二积分器63的输出信号0UT2+和0UT2-通过采样电容 Cs4> CS5、Cs6相加，实现两个加法器。八条反馈路径，第一级调制器和第二级调制器中各有四条。在第一级调制器中，四条反馈路径均从第一比较器67的正负输出端DO和DOb出发，经过第一反馈DAC 65输出 FBl+和FBl-分别到第一积分器62正负输入端(采样电容Csi的下极板)以及第二积分器 63正负输入端(采样电容Cs3的下极板)。在第二级调制器中，其中二条反馈路径从第一比较器67的正负输出端DO和DOb出发，经过第一反馈DAC65输出FBl+和FBl-分别到第三积分器64正负输入端(采样电容Cs6的下极板)；另外二条反馈路径从第二比较器68的正负输出端Dl和Dlb出发，经过第二反馈DAC66输出FB2+和FB2-分别到第三积分器64正负输入端(采样电容Cs5的下极板)。2-1级联模拟调制器中时钟相位时序如下pl为采样相位，p2为积分相位，pla和 p2a上升沿分别与pi和p2相同，pla和ph下降沿稍超前于pi和p2，用于抑制与输入信号相关的沟道电荷注入。在SMIC 65nm工艺下对上述的2-1级联模拟调制器进行瞬态仿真，其中的伪差分结构积分器分别采用实施例2中的方案一(失调电压不校准)和方案二(失调电压校准)，得到输出频谱图如附图7所示，电源电压为0. 8V,采样频率为5MHz，输入信号频率为 2. 136kHz，幅度相对于满幅输入为-3dBFS (参考电压为0. 8V，因此OdBFS对应信号峰峰值为 1.6V)。若采用方案一，模拟调制器信噪失真比为111. 3dB，若采用方案二，模拟调制器信噪失真比为114. 2dB(以上信噪失真比指标不包括热噪声和闪烁噪声)。从附图7可以看出，进行失调校准以后，模拟调制器的三五次谐波减小了 3dB左右。表1是采用实施例1的动态偏置型C类反相器和如附图2所示的现有技术的增益自举型C类反相器的2-1级联模拟调制器的总体指标对比情况，相比于采用如附图2所示的现有技术的增益自举型C类反相器的2-1级联模拟调制器，采用实施例1的动态偏置型C类反相器的2-1级联模拟调制器 (即实施例3中的2-1级联模拟调制器)在带失调校准情况下的功耗下降40. 6%，信噪失真比基本相同；而采用实施例1的动态偏置型C类反相器的2-1级联模拟调制器(即实施例3中的2-1级联模拟调制器)在不带失调校准情况下的功耗下降48%，信噪失真比下降 2. 8dB。 表1采用动态偏置型C类反相器和增益自举型C类反相器的2-1级联模拟调制器总体指标对比
权利要求
1.一种动态体偏置型C类反相器，其特征在于，包括开关体偏置型C类反相器、第一增益自举模块、第二增益自举模块、PMOS体电位调制模块和NMOS体电位调制模块；其中，所述的开关体偏置型C类反相器由第一 PMOS管、第一 NMOS管、第二 PMOS管、第二 NMOS管和四个开关组成；其中，第一 PMOS管的栅端与第一 NMOS管的栅端相连，第一 PMOS管的源端接第一参考电平，第一 PMOS管的体端同时接第一开关和第二开关的输入端，第一开关的输出端接第一参考电平，第二开关的输出端接所述PMOS体电位调制模块输出的体偏置电压，第一 PMOS管的漏端接第二 PMOS管的源端；第二 PMOS管的栅端接所述第一增益自举模块，第二 PMOS管的体端接所述PMOS体电位调制模块输出的体偏置电压，第二 PMOS管的漏端接第二 NMOS管的漏端；第二 NMOS管的体端接所述NMOS体电位调制模块输出的体偏置电压，第二 NMOS管的栅端接所述第二增益自举模块，第二 NMOS管的源端接第一 NMOS管的漏端；第一NMOS管的源端接第一参考地，第一NMOS管的体端同时接第三开关和第四开关的输入端，第三开关的输出端接第一参考地，第四开关的输出端接所述NMOS体电位调制模块输出的体偏置电压。
2.如权利要求1所述的动态体偏置型C类反相器，其特征在于，所述的第一增益自举模块由第三PMOS管和第三NMOS管组成；其中，第三PMOS管的栅端与第二 PMOS管的源端相连，第三PMOS管的漏端与第二 PMOS管的栅端相连，第三PMOS管的源端接第一参考电平，第三PMOS管的体端接所述PMOS体电位调制模块输出的体偏置电压；第三NMOS管的栅端与自身漏端相连，同时与第三PMOS管的漏端相连，第三NMOS管的源端接第一参考地，第三NMOS管的体端接所述NMOS体电位调制模块输出的体偏置电压。
3.如权利要求1所述的动态体偏置型C类反相器，其特征在于，所述的第二增益自举模块由第四PMOS管和第四NMOS管组成；其中，第四NMOS管的栅端与第二 NMOS管的源端相连，第四NMOS管的漏端与第二 NMOS管的栅端相连，第四NMOS管的源端接第一参考地，第四NMOS管的体端接所述NMOS体电位调制模块输出的体偏置电压；第四PMOS管的栅端与自身漏端相连，同时与第四NMOS管的漏端相连，第四PMOS管的源端接第一参考电平，第四PMOS管的体端接所述的PMOS体电位调制模块输出的体偏置电压。
4.如权利要求1所述的动态体偏置型C类反相器，其特征在于，所述的PMOS体电位调制模块由第五PMOS管和第一电阻组成，第五PMOS管的源端和体端均接第一参考电平，第五 PMOS管的栅端接第一共模电压，第五PMOS管的漏端输出体偏置电压，与第二 PMOS管、第三 PMOS管和第四PMOS管的体端相连，并通过第二开关与第一 PMOS管的体端相连，第五PMOS 管的漏端同时与第一电阻的一端相连，第一电阻的另一端接第一共模电压。
5.如权利要求1所述的动态体偏置型C类反相器，其特征在于，所述的NMOS体电位调制模块由第五NMOS管和第二电阻组成，第五NMOS管的源端和体端均接第一参考地，第五 NMOS管的栅端接第一共模电压，第五NMOS管的漏端输出体偏置电压，与第二 NMOS管、第三 NMOS管和第四NMOS管的体端相连，并通过第四开关与第一 NMOS管的体端相连，第五NMOS 管的漏端同时连接第二电阻的一端，第二电阻的另一端接第一共模电压。
6.采用如权利要求1 5任一所述的动态体偏置型C类反相器的伪差分结构开关电容积分器，其特征在于包含两个所述的动态体偏置型C类反相器，两个所述的动态体偏置型 C类反相器分别位于开关电容积分器正向和负向支路，差分对称形成伪差分结构。
7.采用如权利要求6所述的伪差分结构开关电容积分器的2-1级联Sigma-Delta模数转换器，包括2-1级联模拟调制器和数字抽取滤波器，其特征在于所述的2-1级联模拟调制器包含第一级调制器和第二级调制器，第二级调制器与第一级调制器级联，用于调制前级产生的量化误差；其中，第一级调制器包含二个所述的伪差分结构开关电容积分器，即第一积分器和第二积分器，所述的第一积分器和第二积分器单环串联构成二阶单环结构；而第二级调制器包含一个所述的伪差分结构开关电容积分器，即第三积分器，构成一阶结构。
全文摘要
本发明公开了一种动态体偏置型C类反相器及其应用。本发明的动态体偏置型C类反相器包括开关体偏置型C类反相器、第一增益自举模块、第二增益自举模块、PMOS体电位调制模块和NMOS体电位调制模块，其中开关体偏置型C类反相器的两个输入管体端都单独引出，与开关相连，通过开关切换进行动态体偏置，使得两个输入管在不同的开关相位具有不同的阈值电压和跨导等参数；本发明具有直流增益高以及抗工艺涨落、电源电压扰动和温度偏差能力较强等优点，同时大大降低了C类反相器在亚阈值状态时的静态功耗，可构成伪差分结构开关电容积分器，并适用于2-1级联Sigma-Delta模数转换器等极低功耗高精度的应用场合。
文档编号H03K3/356GK102291103SQ20111018690
公开日2011年12月21日 申请日期2011年7月5日 优先权日2011年7月5日
发明者廖璐, 张泽松, 梁国, 罗豪, 虞春英, 韩雁 申请人:浙江大学