专利名称：模拟到数字转换器和信号处理系统的制作方法
技术领域：
本公开涉及以高速将模拟信号转换为数字信号的模拟到数字(A/D)转换器，并且还涉及信号处理系统。
背景技术：
作为最适于高速模拟到数字(A/D)转换的系统，已知并行A/D转换和串并A/D转换。为了模拟输入信号(电压)到N位数字信号的转换，并行A/D转换器具有提供N位基准电压的基准电路，以及将从基准电路提供的基准电压与模拟输入信号相比较的比较器组。 此外，并行A/D转换器具有将模拟信号转换为数字信号的编码单元、以及控制整体时序的时序发生器。除了并行A/D转换器外，串并A/D转换器基本上具有由开关组构成的多路复用器。同时，作为串并A/D转换器，已知具有粗略(coarse) A/D转换器(CADC)和精细A/D转换器(FADC)的分级(sub-ranging) A/D转换器。在分级A/D转换器中，首先由CADC粗略地执行A/D转换，然后由FADC精细地执行A/D转换。图I是示出分级A/D转换器的粗略A/D转换器和精细A/D转换器的TH电路的配置示例的图。在粗略A/D转换器(CADC) IlC的输入级，布置用于CADC的跟踪和保持(TH)电路12C。在精细A/D转换器(FADC) IlF的输入级，布置用于FADC的TH电路12F。粗略A/D转换器IlC包括放大器AMPllC和量化电路(二进制化电路)QUAl 1C。精细A/D转换器IlF包括放大器AMPllF和量化电路(二进制化电路)QUAl 1F。用于CADC的TH电路12C包括开关SWlC到SW5C、以及采样电容器CsC。开关SWlC使其端子a连接到用于电压VCl的提供线、并且其端子b连接到开关SW5C的端子a与米样电容器CsC的一端(第一电极)。开关SW2C使其端子a连接到用于模拟输入信号vin的提供线、并且其端子b连接到采样电容器CsC的另一端(第二电极)。开关SW3C使其端子a连接到用于从基准电路(未示出)提供的粗略基准电压VREFC的提供线、并且其端子b连接到采样电容器CsC的另一端(第二电极)。开关SW4C使其端子a连接到用于电压VC4的提供线、并且其端子b连接到开关SW5C的端子b与粗略A/D转换器IlC的输入。应该注意，基准电路由电阻梯构成，电阻梯包括在高电势侧的电源VRT和低电势侧的电源VRB之间串联连接的多个电阻R。在用于CADC的TH电路12C中，当仅仅开关SW1C、SW2C和SW4C接通时，采样模拟输入信号vin。然后，当仅仅开关SW3C和SW5C接通时，与粗略基准电压VREFC比较的比较电压从基准电路提供到随后的粗略A/D转换器IlC的放大器AMP11C。用于FADC的TH电路12F包括开关SWlF到SW5F、以及采样电容器CsF。开关SWlF使其端子a连接到用于电压VCl的提供线、并且其端子b连接到开关SW5F的端子a与米样电容器CsF的一端(第一电极)。开关SW2F使其端子a连接到用于模拟输入信号vin的提供线、并且其端子b连接到采样电容器CsF的另一端(第二电极)。开关SW3F使其端子a连接到用于由以粗略A/D转换器IlC的输出由多路复用器(未示出)选择的精细基准电压VREFF的提供线、并且其端子b连接到采样电容器CsF的另一端(第二电极)。开关SW4F使其端子a连接到用于电压VC4的提供线、并且其端子b连接到开关SW5F的端子b和精细A/D转换器IlF的输入。在用于FADC的TH电路12F中，当仅仅开关SW1F、SW2F和SW4F接通时，采样模拟输入信号vin。然后，当仅仅开关SW3F和SW5F接通时，与精细基准电压VREFF比较的比较电压提供到随后的精细A/D转换器IlF的放大器AMP11F
发明内容
然而，如上所述，分级A/D转换器具有用于CADC的TH电路12C和用于FADC的TH电路12F。这导致分级A/D转换器的单元(cell)面积的增加。此夕卜，由TH电路12C和12F的开关SW2C和SW2F、开关SWlC和SW1F、以及采样电容器CsC和CsF中的波动，以及还由用于接通和关断开关SWlC和SWlF的时序的偏差(skew)导致以下缺点。更具体地，由于TH电路12C和12F的开关和电容器中的波动并且还由于切换的偏差，FADC和CADC之间由采样电容器采样的模拟信号中存在差别。鉴于上面的情况，需要提供一种A/D转换器和信号处理系统，其能够避免面积的增加，并且减小粗略A/D转换器和精细A/D转换器之间采样模拟信号中的差别。根据本公开的第一实施例，提供一种模拟到数字(A/D)转换器，包括粗略模拟到数字(A/D)转换器、精细模拟到数字(A/D)转换器和跟踪和保持(TH)电路。粗略A/D转换器配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号。精细A/D转换器配置为基于粗略A/D转换器的转换结果将模拟输入信号转换为低阶n位(其中n = N-m)数字信号。TH电路配置为采样模拟输入信号，将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器。TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。根据本公开的第二实施例，提供一种信号处理系统，包括模拟到数字(A/D)转换器，配置为将从模拟信号处理系统提供的模拟信号转换为数字信号。A/D转换器包括粗略模拟到数字(A/D)转换器、精细模拟到数字(A/D)转换器和跟踪和保持(TH)电路。粗略A/D转换器配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号。精细A/D转换器配置为基于粗略A/D转换器的转换结果将模拟输入信号转换为低阶n位(其中n = N-m)数字信号。TH电路配置为采样模拟输入信号，将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器。TH电路配置为共享用于模拟输入信号、粗略基准电 压和精细基准电压的选择输入路径中的采样电容器。根据本公开的实施例，可能避免面积的增加，并且减小粗略A/D转换器和精细A/D转换器之间采样模拟信号中的差别。如附图所示，鉴于本公开的最佳模式实施例的以下详细描述，本公开的这些和其它目的、特征和优点将变得更加明显。
图I是示出分级A/D转换器的粗略A/D转换器和精细A/D转换器的TH电路的配置示例的图；图2是示出根据实施例的分级A/D转换器的基本整体配置示例的图；图3是示意性示出根据实施例的、由分级A/D转换器的粗略A/D转换器(CADC)和精细A/D转换器(FADC)共享的TH电路的示例的图；图4是示出根据实施例的、由分级A/D转换器的粗略A/D转换器(CADC)和精细A/D转换器(FADC)共享的TH电路的具体示例的图；图5是用于说明图4所示的TH电路的操作的概况的时序图；以及图6是示出根据实施例的信号处理系统的配置示例的框图。
具体实施例方式下文中，将参照附图描述本公开的实施例。应该注意，将以以下顺序给出描述。(I)分级A/D转换器的基本配置示例(2)用作分级A/D转换器的实质部分的TH电路的配置示例(3)信号处理系统的配置示例(I)分级A/D转换器的基本配置示例图2是示出根据实施例的分级(sub-ranging)A/D转换器的基本整体配置示例的图。分级A/D转换器100具有基准电路110、粗略A/D转换器(CADC) 120、精细A/D转换器(FADC) 130、多路复用器140和时序发生器150。此外，分级A/D转换器100具有用于CADC的输出缓冲器160和用于FADC的输出缓冲器170。图2示出CADC 120和FADC 130的每个具有采样电容器Cs的基本配置。然而，如图3所示，实际上根据可能要求精度的FADC 130共享采样电容器Cs。将如下所述，TH(跟踪和保持)电路和采样电容器由根据实施例的A/D转换器100中的CADC 120和FADC 130部分共享。基准电路110由一个或多个电阻梯(resistor ladder)构成，电阻梯包括在高电势侧的电源VRT和低电势侧的电源VRB之间串联连接的多个电阻R。
基准电路110向CADC 120提供用作用于CADC 120的A/D转换的(多个)基准的一个或多个粗略基准电压VREFC。此外，基准电路110经由多路复用器140向FADC 130提供用作用于FADC 130的A/D转换的(多个)基准的一个或多个精细基准电压VREFF。如图2所示，当将模拟输入信号(模拟输入电压)VIN转换为N位数字信号时，CADC120将模拟输入信号VIN转换为高阶m位数字信号。CADC 120将如此转换的高阶m位数字信号输出到多路复用器140和输出缓冲器160。应该注意，CADC 120包括放大器121和二进制化电路122。
当将模拟输入信号VIN转换为N位数字信号时，FADC 130基于CADC120的转换结果将模拟输入信号VIN转换为低阶n位(n = N-m)数字信号。FADC 130输出如此转换的低阶n位数字信号到输出缓冲器170。应该注意，FADC 130包括放大器131和二进制化电路132。多路复用器140包括以矩阵排列的多个开关(矩阵开关)。多路复用器140根据CADC 120的输出信号，选择要从基准电路110提供的基准电压，并且将选择的基准电压提供到FADC 130作为精细基准电压VREFF。时序发生器150控制整个电路的时序。时序发生器150用与时钟信号CLK同步的信号S150，控制CADC 120,FADC 130和输出缓冲器160和170的操作时序。在分级A/D转换器100中，CADC 120将模拟输入信号VIN转换为高阶m位数字信号，并且多路复用器140基于CADC的转换结果确定(选择)要提供到FADC 130的基准电压。FADC 130基于提供的基准电压VREF将模拟信号VIN转换为低阶n位数字信号。(2)用作分级A/D转换器的实质部分的TH电路的配置示例图3是示意性示出根据实施例的、由分级A/D转换器的粗略A/D转换器(CADC)和精细A/D转换器(FADC)共享的TH电路的示例的图。根据该实施例，配置TH电路，使得基于可能要求精度的FADC 130确定配置TH电路的采样电容器Cs，并且基于分割的采样电容器Cs确定可能不要求精度的CADC 120的采样电容器。根据该实施例，FADC 130和CADC 120共享相同采样电容器Cs，以便避免TH电路200中出现采样误差(频带和时序的差别)。图2示出其中CADC 120和FADC 130的每个具有采样电容器Cs的配置。然而，如图3所示，实际上根据可能要求精度的FADC 130共享采样电容器Cs。根据该实施例，TH电路200包括共享单元210、粗略输入单元220、精细输入单元230和公共节点ND200。共享单元210包括第一开关SW211、第二开关SW212，第三粗略开关SW213C、第三精细开关SW213F、以及采样电容器Cs，以上全部公用。粗略输入单元220包括第四粗略开关SW214C和第五粗略开关SW215C。精细输入单元230包括第四精细开关SW214F和第五精细开关SW215F。第一开关SW211使其端子a连接到用于电压VCl的提供线，并且其端子b连接到第五粗略开关SW215C的端子a、第五精细开关SW215F的端子a以及采样电容器Cs的一端(第一电极)。第二开关SW212使其端子a连接到用于模拟输入信号VIN的提供线、并且其端子b连接到采样电容器Cs的另一端(第二电极)。第三粗略开关SW213C使其端子a连接到用于从基准电路110提供的一个或多个粗略基准电压VREFC的提供线、并且其端子b连接到采样电容器Cs的另一端(第二电极)。第三精细开关SW213F使其端子a连接到用于从多路复用器140 (基准电路110)提供的一个或多个精细基准电压VREFF的提供线、并且其端子b连接到采样电容器Cs的另一端(第二电极)。第四粗略开关SW214C使其端子a连接到用于电压VC4的提供线、并且其端子b连接到第五粗略开关SW215C的端子b和CADC 120的输入。第四精细开关SW214F使其端子a连接到用于电压VC4的提供线、并且其端子b连接到第五精细开关SW215F的端子b和FADC 130的输入。
将详细描述如此共享(分割)TH电路200的配置。在根据实施例的分级A/D转换器100中，可能要求较高精度(即，减少的热噪声)的TH电路从通常具有两个或更多TH电路的电路配置分割，以便配置可能不要求精度的图3所示的TH电路。更具体地，FADC 130的TH电路的采样电容器Cs具有大电容，因为其依赖于希望的热噪声kT/Cs。另一方面，CADC 120的采样电容器Cs'可能具有小电容，因为其允许低精度(热噪声)。因此，CADC 120的采样电容器Cs'可能以这样的方式配置，使得分割FADC 130的TH电路的采样电容器Cs。原则上,基于FADC 130的精度确定米样电容器Cs,并且基于通过分割米样电容器Cs获得的采样电容器Cs'，确定CADC 120的采样电容器。
因此，可以获得并且求平均FADC 130的热噪声kT/Cs ( = kT/(Cs' +...+Cs'))。例如，当4位A/D转换器中CADC 120具有2位配置并且FADC 130具有2位配置时，FADC 130侧的TH电路可能要求能够确保4位精度的采样电容器Cs。CADC 120侧的采样电容器可能仅要求2位精度，并且因此具有小至FADC 130侧的采样电容器的电容的1/16的电容。FADC 130侧的采样电容器在尺寸上减小到1/4，以便配置CADC 120侧的TH电路，然后分割的采样电容器合并在一起以配置FADC 130侧的TH电路。以该方式，可以平均减小到1/4的噪声，以便提供具有高精度的热噪声kT/C。在具有这样配置的TH电路200中，当仅仅共享单元210的开关SW211和开关SW212以及粗略输入单元220的开关SW214C接通时，通过采样电容器Cs采样模拟输入信号VIN。然后，当仅仅共享单元210的开关SW213C和粗略输入单元220的开关SW215C接通时，与粗略基准电压VREFC比较的比较电压从基准电路提供到CADC 120的放大器AMP121。接下来，在TH电路200中，当仅仅共享单元210的开关SW211和开关SW212、以及精细输入单元230的开关SW214F接通时，通过采样电容器Cs采样模拟输入信号VIN。然后，当仅仅共享单元210的开关SW213F和精细输入单元230的开关SW215F接通时，与精细基准电压VREFF比较的比较电压经由多路复用器140提供到FADC 130的放大器 131。在该情况下，基于CADC 120的输出确定(选择)精细基准电压VREFF。例如，还可能在共享单元210中安排并联的多个开关SW213F，并且基于CADC 120的输出选择性地接通和关断开关SW213F。在这样的配置中，开关SW213F还具有多路复用器的功能。图4是示出根据实施例的、由分级A/D转换器的粗略A/D转换器(CADC)和精细A/D转换器(FADC)共享的TH电路的具体示例的图。图5是用于说明图4所示的TH电路的操作的概况的时序图。在图4所示的TH电路200A中，FADC 130具有两个输入，并且共享单元210A由共享单元210A-1和210A-2的两个系统构成。
多个粗略基准电压VREF_C[N_1]、VREF_C[N_2]等和多个精细基准电压VREF_TOP[N-1]到 VREF_T0P
和 REF_B0IT0M[N-1]到 VREF_B0IT0M
提供到每个共享单元2IOA-I和 210A-2。基于此，形成多个模拟输入信号VIN和多个粗略基准电压VREFC和精细基准电压VREFF的输入系统，以便为每个基准电压电平并行配对。如下配置共享单元210A-1和210A-2，其中第五开关SW215F和第四开关SW214F之间的连接点分别用作公共节点ND201-1和ND201-2。形成多个共享采样单元211-1和211-2，每个包括第一开关SW211、第二开关SW212、第三粗略开关SW213C、第三精细开关SW213F、第五开关SW215F和采样电容器Cs。在共享单元210A-1和210A-2中，多个共享采样单元211_1和211_2分别并联连接到公共节点ND201-1和ND201-2。在FADC 130的两个输入单元中，布置放大器131-1和131-2。放大器131-1和131-2的输入分别连接到公共节点ND201-1和ND201-2。应该注意，共享采样单元211-1和211-2的每个包括基准电压的高侧T的第三开关SW213FT以及其低侧B的第三开关SW213FB。在图4的示例中，第四粗略开关SW214C和第五粗略开关SW215C没有连接到粗略输入单元220。在图4的示例中，CADC 120的多个输入单元的每个连接到共享单元210A-1的多个公共节点ND200-1。在共享单元210A-1和210A-2中，用CADC 120的输出控制共享采样单元211-1和211-2的第三精细开关SW213F的接通/关断。更具体地，用CADC 120的输出选择性地接通和关断第三精细开关SW213F，并且因此第三精细开关SW213F还具有多路复用器的功能。换句话说，基于CADC 120的二进制化电路(比较器)122的比较结果，选择性地接通和关断第三精细开关SW213F。将与图5相关联地描述图4所示的TH电路的操作。在时段O I中，当仅仅共享单元210A的开关SW211和开关SW212、以及粗略输入单元220的开关SW214C接通时，通过采样电容器Cs采样模拟输入信号VIN。然后，在时段02中，当仅仅共享单元210A的开关SW213C接通时，与粗略基准电压VREFC比较的比较电压从基准电路提供到CADC 120的放大器AMP121。在时段03中，在共享单元210A-1和210A-2中执行选择处理，以便用CADC 120的输出控制共享采样单元211-1和211-2的每个第三精细开关SW213F的接通/关断。执行对于第三精细开关SW213FT[N-1:0]和SW213FB[N-1:0]的逻辑选择处理。
然后，在时段04中，基于处理的选择信号，在共享单元210A-1和210A-2中控制共享采样单元211-1和211-2的每个第三精细开关SW213F的接通/关断。接下来，接通第五开关SW215F以便执行与FADC 130的比较操作。在根据该实施例的分级A/D转换器100中，CADC 120A和FADC 130A可以共享相同的采样电容器Cs、第一开关SW211和第二开关SW212，并且完全避免其间出现采样误差。更具体地，不同于典型的方法，粗略TH电路和精细TH电路合并在一起，以便消除TH电路之间本身频带和采样时序中的差别。为此，变得可能去除由TH电路之间的频带和采样时序的差别导致的对于输入频带的限制，并且减小设计上的难度。此外，通过所有采样电容器执行计算，以便生成低阶(精细)模拟信号，其减小了kT/C噪声，并且仅在可能要求精度的低阶(精细)侧确定采样电容器的电容。更具体地，TH电路的总电容仅等价于可能在低阶侧要求的电容，这减小了 A/D转换器100的面积。此外，如果FADC的TH电路的数目(位数)小于CADC的TH电路的数目，那么采样电容器可以合并在一起，这增加了用于精细比较的采样电容器Cs，并且减小(平均)TkT/C噪声。(3)信号处理系统的配置示例图6是示出根据实施例的信号处理系统的配置示例的框图。信号处理系统300形成为可应用根据实施例的A/D转换器100的信号处理系统。信号处理系统300的示例包括相机信号处理系统等。信号处理系统300包括模拟信号处理电路310、A/D转换器320和数字信号处理电路 330。在信号处理系统300中，根据实施例的A/D转换器100可应用为A/D转换器320。在图6所不的信号处理系统300中，通过数字信号处理电路330执行信号处理，以便在尺寸上更大程度减小模拟信号处理电路310，这预期信号处理系统300的小型化和高效率。在此，为了实现上面的系统，S卩，为了数字信号处理电路330执行由模拟信号处理电路310执行的信号处理，可能要求数字信号处理电路330执行A/D转换，而不更大程度破坏关于原始信号的信息。为此，可能要求具有高SN比的A/D转换器。使用单一操作作为示例描述了上面的实施例，但是单一操作和差分操作都可应用于该实施例。应该注意，本公开可以采用以下配置。(I) 一种模拟到数字(A/D)转换器，包括粗略模拟到数字(A/D)转换器，配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号；
精细模拟到数字(A/D)转换器，配置为基于粗略A/D转换器的转换结果将模拟输入信号转换为低阶n位(其中，n = N-m)数字信号；以及跟踪和保持(TH)电路，配置为米样模拟输入信号，将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器，其中TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。
(2)如条目(I)所述的A/D转换器，其中基于精细A/D转换器的精度确定共享采样电容器的电容。(3)如条目⑵所述的A/D转换器，其中共享采样电容器配置为以这样的方式用作粗略A/D转换器的采样电容器，使得分割基于精细A/D转换器的精度确定的电容。(4)如条目(I)到(3)的任一所述的A/D转换器，其中TH电路包括公共节点，共享单元，具有采样电容器，并且连接在公共节点和用于模拟输入信号、粗略基准电压和精细基准电压的提供线之间，粗略输入单元，连接在公共节点和粗略A/D转换器的输入之间，以及精细输入单元，连接在公共节点和精细A/D转换器的输入之间。(5)如条目⑷所述的A/D转换器，其中共享单元包括采样电容器，使其一端连接到公共节点，第一采样开关，连接在采样电容器的一端和电压源之间，第二采样开关，连接在采样电容器的另一端和用于模拟输入信号的提供线之间，第三粗略开关，连接在采样电容器的另一端和用于粗略基准电压的提供线之间，以及第三精细开关，连接在采样电容器的另一端和用于精细基准电压的提供线之间，并且精细输入单元包括第四精细开关，连接在精细A/D转换器的输入和电压源之间，以及第五精细开关，连接在公共节点和精细A/D转换器的输入之间。(6)如条目⑷所述的A/D转换器，其中粗略输入单元包括第四粗略开关，连接在粗略A/D转换器的输入和电压源之间，以及第五粗略开关，连接在公共节点和粗略A/D转换器的输入之间。(7)如条目(5)所述的A/D转换器，其中TH电路包括
至少一个公共节点，连接到第四精细开关和精细A/D转换器的输入，以及多个共享采样单元，每个具有公共节点、采样电容器、第一采样开关、第二采样开关、第三粗略开关、第三精细开关和第五精细开关，多个共享采样单元的每个经由第五精细开关共同连接到公共节点，并且粗略A/D转换器使其多个输入连接到多个共享采样单元的公共节点。(8)如条目(5)到(7)的任一所述的A/D转换器，其中 基于粗略A/D转换器的转换结果，控制第三精细开关的接通/关断。(9)如条目(5)到(8)的任一所述的A/D转换器，其中当采样模拟输入信号时，在第三粗略/精细开关和第五粗略/精细开关关断的同时，接通第一采样开关、第二采样开关和第四粗略/精细开关，并且当输入粗略/精细基准电压以获得相应的比较电压时，在第三粗略/精细开关和第五粗略/精细开关接通的同时，关断第一采样开关、第二采样开关和第四粗略/精细开关。(10) 一种信号处理系统,包括模拟到数字(A/D)转换器，配置为将从模拟信号处理系统提供的模拟信号转换为数字信号，A/D转换器包括粗略模拟到数字(A/D)转换器，配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号；精细模拟到数字(A/D)转换器，配置为基于粗略A/D转换器的转换结果将模拟输入信号转换为低阶n位(其中，n = N-m)数字信号；以及跟踪和保持(TH)电路，配置为米样模拟输入信号，将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器，其中TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。本申请包含涉及于2011年4月20日向日本专利局提交的日本优先权专利申请JP2011-094214中公开的主题，在此通过引用并入其全部内容。本领域的技术人员应该理解，取决于设计要求和其他因素，可以出现各种修改、组合、子组合和更替，只要它们在所附权利要求或其等价物的范围内。
权利要求
1.一种模拟到数字A/D转换器，包括 粗略模拟到数字A/D转换器，配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号； 精细模拟到数字A/D转换器，配置为基于粗略A/D转换器的转换结果，将模拟输入信号转换为低阶n位数字信号,其中n = N-m ;以及跟踪和保持TH电路，配置为米样模拟输入信号， 将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器，其中 TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。
2.如权利要求I所述的A/D转换器，其中 基于精细A/D转换器的精度确定共享采样电容器的电容。
3.如权利要求2所述的A/D转换器，其中 共享采样电容器配置为以这样的方式用作粗略A/D转换器的采样电容器，使得分割基于精细A/D转换器的精度确定的电容。
4.如权利要求I所述的A/D转换器，其中 TH电路包括 公共节点， 共享单元，具有采样电容器，并且连接在公共节点和用于模拟输入信号、粗略基准电压和精细基准电压的提供线之间， 粗略输入单元，连接在公共节点和粗略A/D转换器的输入之间，以及 精细输入单元，连接在公共节点和精细A/D转换器的输入之间。
5.如权利要求4所述的A/D转换器，其中 共享单元包括 采样电容器，使其一端连接到公共节点， 第一米样开关，连接在米样电容器的一端和电压源之间， 第二采样开关，连接在采样电容器的另一端和用于模拟输入信号的提供线之间， 第三粗略开关，连接在采样电容器的另一端和用于粗略基准电压的提供线之间，以及 第三精细开关，连接在采样电容器的另一端和用于精细基准电压的提供线之间，并且 精细输入单元包括 第四精细开关，连接在精细A/D转换器的输入和电压源之间，以及 第五精细开关，连接在公共节点和精细A/D转换器的输入之间。
6.如权利要求4所述的A/D转换器，其中 粗略输入单元包括 第四粗略开关，连接在粗略A/D转换器的输入和电压源之间，以及 第五粗略开关，连接在公共节点和粗略A/D转换器的输入之间。
7.如权利要求5所述的A/D转换器，其中TH电路包括 至少一个公共节点，连接到第四精细开关和精细A/D转换器的输入，以及多个共享采样单元，每个具有公共节点、采样电容器、第一采样开关、第二采样开关、第三粗略开关、第三精细开关和第五精细开关， 多个共享采样单元的每个经由第五精细开关共同连接到公共节点，并且 粗略A/D转换器使其多个输入 连接到多个共享采样单元的公共节点。
8.如权利要求5所述的A/D转换器，其中 基于粗略A/D转换器的转换结果，控制第三精细开关的接通/关断。
9.如权利要求6所述的A/D转换器，其中 当采样模拟输入信号时，在第三粗略/精细开关和第五粗略/精细开关关断的同时，接通第一采样开关、第二采样开关和第四粗略/精细开关，并且 当输入粗略/精细基准电压以获得相应的比较电压时，在第三粗略/精细开关和第五粗略/精细开关接通的同时，关断第一采样开关、第二采样开关和第四粗略/精细开关。
10.一种信号处理系统,包括 模拟到数字A/D转换器，配置为将从模拟信号处理系统提供的模拟信号转换为数字信号，A/D转换器包括 粗略模拟到数字A/D转换器，配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号； 精细模拟到数字A/D转换器，配置为基于粗略A/D转换器的转换结果，将模拟输入信号转换为低阶n位数字信号,其中n = N-m ;以及跟踪和保持TH电路，配置为米样模拟输入信号， 将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器，其中 TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。
全文摘要
本申请提出一种模拟到数字(A/D)转换器和信号处理系统，该A/D转换器包括粗略A/D转换器，配置为当将模拟输入信号转换为N位数字信号时，将模拟输入信号转换为高阶m位数字信号；精细A/D转换器，配置为基于粗略A/D转换器的转换结果，将模拟输入信号转换为低阶n位(其中n＝N-m)数字信号；以及跟踪和保持(TH)电路，配置为采样模拟输入信号，将与粗略基准电压比较的比较电压提供到粗略A/D转换器，并且将基于精细A/D转换器的转换结果的、与精细基准电压比较的比较电压提供到精细A/D转换器。TH电路配置为共享用于模拟输入信号、粗略基准电压和精细基准电压的选择输入路径中的采样电容器。
文档编号H03M1/12GK102751989SQ20121011928
公开日2012年10月24日 申请日期2012年4月20日 优先权日2011年4月20日
发明者山下幸利, 工藤孝平, 江藤慎一郎, 清水泰秀 申请人:索尼公司