专利名称：一种用于混沌计算的可配置d锁存器的制作方法
技术领域：
本发明涉及电子技术及动态运算领域，特别涉及一种用于混沌计算的可配置D锁存器。
背景技术：
锁存器是一种对脉冲电平敏感的存储单元电路，它可以在特定的输入脉冲电平作用下改变状态。通常，脉冲电平只有高和低两个状态。当脉冲电平是高有效时，如果输入的脉冲电平是高，那么锁存器的输出就会跟随锁存器的输入而变化，如果输入的脉冲电平是低，那么锁存器的输出就会保持不变。相反，当脉冲电平是低有效时，如果输入的脉冲电平 是低，那么锁存器的输出就会跟随锁存器的输入而变化，如果输入的脉冲电平是高，那么锁存器的输出就会保持不变。锁存器是微处理器中运算器部分的主要模块，而D锁存器是其典型的逻辑电路。然而，传统的D锁存器本质上是静态的，它在运算过程中是不可以重新连线或者配置的。例如，8位D型锁存器这样的硬件元件，一旦制造成功，由于其电路结构无法重新连线或者配置，使其功能也无法改变。随着电子技术及计算机技术的发展，现在的电子设计已经开始向动态运算领域发展。关于可重构的动态逻辑计算的研究是目前物理、通信、控制以及集成电路领域一个比较新的研究方向。
发明内容
本发明为了克服现有技术存在的缺点，提供一种用于混沌计算的可配置D锁存器。本发明在不改变电路结构的条件下，通过对信号的不同配置，实现动态运算。本发明所采用的技术方案一种用于混沌运算的可配置D锁存器，包括二选一数据选通器，可配置逻辑门；所述二选一数据选通器输入信号分别为第一输入信号、反馈信号，控制信号为选通信号，输出信号为选通后信号；所述可配置逻辑门输入信号分别为选通后信号、第二输入信号，控制信号分别为控制信号Ctra、控制信号Ctrb,输出信号分别为输出信号Vout、输出信号NVout ；所述可配置逻辑门的输出信号Vout为二选一数据选通器的输入信号即反馈信号。所述二选一数据选通器包括两个传输门和一个CMOS非门。所述可配置逻辑门包括一个CMOS与非门、一个CMOS或非门、三个CMOS非门、一个CMOS异或门、一个伪NMOS与或非门、一个伪NMOS与非门；所述选通后信号、第二输入信号同时输入到CMOS与非门、CMOS或非门产生输出信号分别为输出信号Vnand、输出信号Vnor ；控制信号Ctra、Ctrb分别经过CMOS非门产生输出信号NCtra、NCtrb ；
将输出信号Vnand、Vnor, NCtrb和控制信号Ctra、Ctrb作为伪NMOS与或非门的输入信号，产生输出信号NXl ；将输出信号Vnor、NCtra和控制信号Ctrb作为伪NMOS与非门的输入信号，产生输出信号NX2 ；所述输出信号NX1、NX2经过CMOS异或门产生输出信号Vout，将输出信号Vout经过CMOS非门产生输出信号NVout。本发明的有益效果在同一个硬件电路上，通过控制信号的不同组合，可以实现不同的逻辑功能，从而实现可动态配置的D锁存器，用于混沌计算等动态运算领域。
图I所示为一种用于混沌计算的可配置D锁存器；
图2所示为图I中可配置逻辑门的结构图；图3所示为图I中二选一数据选择器的结构图。
具体实施例方式下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。实施例如图I所示为一种用于混沌计算的可配置D锁存器包括二选一数据选通器、可配置逻辑门；所述二选一数据选通器输入信号分别为第一输入信号、反馈信号，控制信号为选通信号，输出信号为选通后信号；所述可配置逻辑门输入信号分别为选通后信号、第二输入信号，控制信号分别为控制信号Ctra、控制信号Ctrb,输出信号分别为输出信号Vout、输出信号NVout ；所述输出信号Vout为二选一数据选通器的输入信号即反馈信号。如图2所示为可配置逻辑门的结构图，所述可配置逻辑门包括一个CMOS与非门、一个CMOS或非门、三个CMOS非门、一个CMOS异或门、一个伪NMOS与或非门、一个伪NMOS与非门。所述选通后信号、第二输入信号同时输入到CMOS与非门、CMOS或非门产生输出信号分别为输出信号Vnand、输出信号Vnor。控制信号Ctra、Ctrb分别经过CMOS非门产生输出信号NCtra、NCtrb0将输出信号Vnand、Vnor、NCtrb和控制信号Ctra、Ctrb作为伪NMOS与或非门的输入信号，产生输出信号NXl。其中，NXi = Cfrh Vnand + Cira Vnor. NCtrh将输出信号Vnor、NCtra和控制信号Ctrb作为伪NMOS与非门的输入信号，产生输出信号NX2。NX 2 = NCtra-Cirh-Vnor所述输出信号NX1、NX2经过CMOS异或门产生输出信号Vout，将输出信号Vout经过CMOS非门产生输出信号NVout。
所述通过可配置逻辑门的两个控制信号的不同配置组合，使可配置逻辑门实现与、与非、或、或非、异或、同或、全高、全低等逻辑功能。具体如下当控制信号Ctra、Ctrb分别是逻辑低电压、逻辑低电压时，无论可配置逻辑门的输入信号如何，输出信号Vout为逻辑低电压，输出信号NVout为逻辑高电压；当控制信号Ctra、Ctrb分别是逻辑低电压、逻辑高电压时，可配置逻辑门实现异
或和同或功能，即
权利要求
1.一种用于混沌运算的可配置D锁存器，其特征在于，包括二选一数据选通器，可配置逻辑门； 所述二选一数据选通器输入信号分别为第一输入信号、反馈信号，控制信号为选通信号，输出信号为选通后信号； 所述可配置逻辑门输入信号分别为选通后信号、第二输入信号，控制信号分别为控制信号Ctra、控制信号Ctrb,输出信号分别为输出信号Vout、输出信号NVout ； 所述可配置逻辑门的输出信号Vout为二选一数据选通器的输入信号即反馈信号。
2.根据权利要求I所述的一种用于混沌运算的可配置D锁存器，其特征在于，所述二选一数据选通器包括两个传输门和一个CMOS非门。
3.根据权利要求I所述的一种用于混沌运算的可配置D锁存器，其特征在于，所述可配置逻辑门包括一个CMOS与非门、一个CMOS或非门、三个CMOS非门、一个CMOS异或门、一个伪NMOS与或非门、一个伪NMOS与非门； 所述选通后信号、第二输入信号同时输入到CMOS与非门、CMOS或非门产生输出信号分别为输出信号Vnand、输出信号Vnor ； 控制信号Ctra、Ctrb分别经过CMOS非门产生输出信号NCtra、NCtrb ； 将输出信号Vnand、Vnor, NCtrb和控制信号Ctra、Ctrb作为伪NMOS与或非门的输入信号，产生输出信号NXl ； 将输出信号Vnor、NCtra和控制信号Ctrb作为伪NMOS与非门的输入信号，产生输出信号 NX2 ； 所述输出信号NX1、NX2经过CMOS异或门产生输出信号Vout，将输出信号Vout经过CMOS非门产生输出信号NVout。
全文摘要
本发明公开了一种可用于混沌计算的可配置D锁存器，包括二选一数据选通器，可配置逻辑门。二选一数据选通器输入信号分别为第一输入信号、反馈信号，控制信号为选通信号，输出信号为选通后信号；可配置逻辑门输入信号分别为选通后信号、第二输入信号，控制信号分别为控制信号Ctra、控制信号Ctrb,输出信号分别为输出信号Vout、输出信号NVout；可配置逻辑门的输出信号Vout为二选一数据选通器的输入信号即反馈信号。通过配置可配置逻辑门的两个控制信号及另一个输入信号，可以使这个D锁存器实现不同的功能，从而实现动态运算。
文档编号H03K19/0948GK102780485SQ20121026530
公开日2012年11月14日 申请日期2012年7月27日 优先权日2012年7月27日
发明者姜小波, 袁群, 黎红源 申请人:华南理工大学