电子电路、锁相环、收发器电路、无线电台和分频方法与流程
本发明大体上涉及被布置为接收振荡信号并以具有通过分频比限定的与振荡信号的频率关系的频率来输出输出信号的电子电路、以及包括这种电子电路在内的锁相环电路、收发器电路和无线电台、以及分频方法。
背景技术：
随着无线电电路变得越来越复杂且还被设计成在更高的频率下工作，元件倾向于消耗更多的功率。分频器是无线电电路的重要元件，并且用于例如合成具有期望频率和相位的信号。例如，多频带无线电电路依赖于于以不同可控频率来产生信号的能力。另一示例是对波束成形的应用，其中，具有受控相位的信号馈入多个天线，以使得多个天线的布置提供期望的指向特性。
可以预见的是，蜂窝系统可以使用毫米波。在这种情况下频率可以在大约15至60ghz的范围内。为了在户外使用该系统，与60ghz室内系统相比，可以使用更长的循环前缀。为此，在ofdm调制中使用更紧密的子载波间隔可能是有利的，但是这将导致严格的相位噪声要求。同时，有利地支持波束成形，以增加系统的范围和容量。从而，使用大量的天线元件。每个元件处的信号将具有控制波束方向的单独相移。一个关键的实现备选是在本地振荡器信号中施加相移。本地振荡器频率在这些情况下优选为可编程的，以能够在不同信道上并且在不同频带中进行操作。
本地振荡器生成电路的实现有益地致力于实现低相位噪声、单独可编程相位、可编程频率和/或将信号分发到波束成形系统中的所有收发器，这些都不必消耗过度功率。
因此，期望提供用于以适中的功耗来提供一个或多个上述期望特征的电子电路的方案。
技术实现要素：
根据第一方面，提供了一种电子电路，所述电子电路被布置为接收振荡信号并以具有通过分频比限定的与振荡信号的频率关系的频率来输出输出信号。所述电子电路包括：第一分频器，被布置为接收振荡信号并输出具有不同相位的n个分频信号；第二分频器，被布置为接收所述n个信号之一并通过由向第二分频器提供的第一控制信号给出的值来对所接收的信号进行分频；n个锁存器电路，每个锁存器电路被布置为在相应锁存器电路的计时输入处接收所述n个信号中的相应信号并且在相应锁存器电路的输入处接收第二分频器的输出；复用器电路，被布置为接收所述n个锁存器电路的输出并输出基于向复用器电路提供的第二控制信号从所接收的信号中选择的、所述输出信号基于的信号；以及控制电路，被布置为基于所述分频比来提供第一控制信号和第二控制信号。
从复用器电路输出的信号可以是电子电路的输出信号。
所述电子电路可以包括：输出锁存器电路，被布置为在输出锁存器电路的计时输入处接收所述振荡信号，在输出锁存器电路的输入处接收从所述复用器电路输出的信号，以及输出所述电子电路的输出信号。
所述控制电路可以是状态机，所述状态机被布置为基于所述分频比和由所述复用器电路为所述输出信号的在先周期选择的相位来为所述电子电路的输出信号的每个周期提供所述第一控制信号和所述第二控制信号。所述控制电路可以包括：整数除法器电路，被布置为将所述分频比除以m并提供整数商值和整数余数值；模m计数器，被布置为接收所述余数值作为输入并接收所述输出信号作为计时输入，以及输出计数值和进位值；加法器电路，被布置为将所述商值与所述进位值相加以形成所述第一控制信号，其中，所述第二控制信号基于所述计数值。所述控制电路可以包括：锁存器电路，被布置为接收所述计数值作为输入并接收所述n个锁存器电路的输出之一作为计时信号，其中，来自所述锁存器电路的输出是所述第二控制信号。
根据第二方面，提供了一种包括分频器在内的锁相环电路，所述分频器包括根据第一方面的电子电路。
根据第三方面，提供了一种收发器电路，包括根据第二方面的锁相环电路。
根据第四方面，提供了一种无线电台，包括：根据第三方面的收发器电路；以及天线装置，连接到所述收发器电路。
根据第五方面，提供了一种对振荡信号进行分频的方法。所述方法包括：由第一分频器根据所述振荡信号形成具有不同相位的m个信号，其中，所述m个信号中的每一个信号的频率是所述振荡信号的1/m；由第二分频器使用由向第二分频器提供的第一控制信号给出的值来对所述m个信号之一进行分频；使用所述m个信号中的相应信号对m个锁存电路进行计时，以提供第二分频器的输出的相应锁存输出信号；基于第二控制信号，从锁存输出信号中选择所述分频的输出信号所基于的信号；基于分频比提供第一控制信号和第二控制信号；以及以具有通过所述分频比限定的与所述振荡信号的频率关系的频率来输出所述输出信号。
所选择的锁存输出信号可以是所述输出信号。
所述方法可以包括：使用所述振荡信号对输出锁存器电路进行计时，以根据所选择的锁存输出信号来提供所述输出信号。
提供第一控制信号和第二控制信号可以是基于所述分频比和针对所述输出信号的在先周期对信号的选择由状态机针对所述输出信号的每一周期执行的。提供第一控制信号和第二控制信号可以包括：通过整数除法器将所述分频比除以m，以提供整数商值和整数余数值；通过使用所述输出信号作为计时来对所述余数值进行模m计数，以提供计数值和进位值；以及将所述商值与所述进位值相加以形成所述第一控制信号，其中，所述第二控制信号基于所述计数值。所述第二控制信号可以形成为由所述输出信号计时的所述计数值的锁存值。
通过以下具体公开、所附从属权利要求、以及附图，将呈现本发明的其他目标、特征以及优点。一般地，除非本文另有明确定义，否则权利要求中使用的所有术语根据其技术领域中的普通含义来解释。除非另有明确规定，对于“一/一个/该[元件、设备、组件、装置、步骤等]”的所有引用将开放地解释为对所述元件、设备、组件、装置、步骤等的至少一个实例的引用。除非明确说明，否则本文公开的任何方法的步骤不必以所公开的确切顺序来执行。
附图说明
参照附图，通过以下对本发明的优选实施例的示意性且非限制性的具体描述，将更好地理解本发明的上述以及附加目的、特征和优点。
图1示出了接收器、发射器或收发器，其被参考振荡器以准确限定的频率提供了参考信号，以能够通过天线以期望频率来发送/接收信号。
图2示意性地示出了锁相环。
图3示意性地示出了根据实施例的分频器电路。
图4示意性地示出了根据实施例的分频器电路。
图5示意性地示出了根据实施例的这种网络节点。
图6示意性地示出了根据实施例的无线通信网络的这种终端设备。
图7是示出了根据实施例的分频方法的流程图。
图8是信号图。
图9是信号图。
图10示意性地示出了计算机可读介质以及被布置为执行该计算机可读介质上存储的程序代码的处理器。
具体实施方式
图1非常示意性地示出了接收器、发射器或收发器100，其被参考振荡器102以准确限定的频率提供了参考信号，以能够通过天线104以期望频率发送/接收信号。参考振荡器102一般提供固定频率。为了能够以期望的频率进行发送/发射，基于参考信号来合成频率。为此，可以使用锁相环(pll)。对于接收器/发射器/收发器的更复杂的任务，例如在背景技术部分讨论的波束成形，所需要的不仅是信号的频率；还关注其正确相位。
图2示意性地示出了pll200。pll从参考振荡器202接收参考信号。pll200包括相位检测器204、滤波器206、受控振荡器208和分频器。相位检测器204比较参考信号的相位和受控振荡器208的输出的分频副本的相位。相位检测器204因此输出指示其间的相位差的信号。相位检测器204的输出信号由滤波器206滤波，以便为受控振荡器206提供适当的控制信号，受控振荡器206进而基于该控制信号来输出振荡信号。受控振荡器208可以是压控振荡器，其中控制信号通过电压来限定。同样可以使用其他类型的受控振荡器，例如，数控振荡器，其中控制信号是数字值。由受控振荡器208输出的振荡信号是pll200的输出，并且通过经由分频器210来反馈输出信号，pll将致力于达到锁定状态，其中，反馈和分频信号变得等于参考信号，这意味着pll200的输出信号与参考信号之间的关系将由分频器210来限定。也就是说，通过相位检测器204提供指示相位差的信号，反馈分频信号和参考信号平均地在相位和频率上相等，该信号然后通过上文说明的结构来影响受控振荡器208。因此，表述“相等”在这里不应被解释为上述信号始终精确相同，而应被解释为反馈分频信号在实际实现的限制下被调节为在相位和频率上尽可能接近参考信号。通过以分频比来控制分频器210，可以实现pll200的输出的期望属性。粗略地讲，通过启用分频比的任何值，可以实现pll200的输出信号的任何属性。下文中参考图3和4说明的分频器的实施例涉及实现传统上难以实现的各种分频比。
为了操作上述类型的无线电电路，期望生成具有相位控制的本地振荡器信号。该主题已经在例如由a.axholt和h.
为了使频率能够以更高分辨率来编程，并且仍然能够使用低噪声所需的高晶体参考频率，应用所谓的分数n频率合成。在分数n频率合成器中，反馈路径中的有效分频是非整数。这是通过具有分频器的变化模数来实现的，即它交替地除以不同的数字。这是通过以下方式执行的：平均分频数等于目标值。通过分析一系列分频数的频率内容，平均值会产生正确的直流(dc)值，并伴有量化噪声。根据变化如何完成，量化噪声将具有不同的谱形状。在经典的电路中，分频器被周期性地调制，产生称为分数杂散(fractionalspurs)的强音。在目前的电路中，流行使用delta-sigma调制器，其产生高通形噪声而不是杂散。具有高通形噪声是有益的，这是因为pll具有低通特性，该低通特性能够抑制高通形噪声。然而，为了将量化噪声抑制到低于其他噪声源的水平，必须满足关于环路带宽和滤波器特性的一些设计限制。对于每个天线元件收发器，则需要具有可编程模数的非常快的分频器。
针对最高频率使用固定分频数分频器(例如可通过预分频器除以二或四)意味着具有较低复杂度的电路。除以二或四也是有益的，这是因为它可以产生收发器所需的正交信号。通过使用固定的分频数来保持该第一分频电路尽可能简单是有益的。但是，其隐含的问题在于频率分辨率。如果后续的分频器只能除以整数，则分辨率变成m个输入时钟周期，其中m是预分频器的分频数，在上例中，m等于2或4。通过使用正交分频器和输出相位(其中，后续相位之间的相位差等于压控振荡器(vco)周期)之间的切换，可以恢复全分辨率，例如这在由briana.floyd在ieeetransactionsoncircuitsandsystemsi：regularpapers，vol.55，no.7，august2008中发表的“sub-integerfrequencysynthesisusingphase-rotatingfrequencydividers”中进行了讨论。
对多模数分频器进行相位旋转的一种方式是直接在多相分频器输出处在相位之间进行相移。通过仅使用四个相位，相对相移为90度，这意味着来自不同相位的脉冲之间几乎没有重叠。这使得在多ghz处的切换麻烦。如果没有在正确的时刻(即当来自连续相位的脉冲彼此重叠时)进行切换，则输出容易包含毛刺(glitch)，可能导致在后面的分频器级中出现错误。一种减轻相位旋转操作的方法是进一步分频并创建更多的相位，例如在由keliushu等在ieeejournalofsolid-statecircuits，vol.38，no.6，june2003中发表的“a2.4-ghzmonolithicfractional-nfrequencysynthesizerwithrobustphase-switchingprescalerandloopcapacitancemultiplier”对此进行了讨论。相位差变小(例如，在keliu等人的文章中为45度)，且连续相位之间的相移对时间准确度较为不敏感。方案的缺点是分频器树增长，导致过度的功耗，并且并行分频器可能以不同的相位顺序在两种不同状态下启动。因此，需要检测和纠正实际状态。
即使让相位差变小，也不太可能在除了附近相位之外的相位之间进行切换。由于自然原因，在具有覆盖整个周期的8个等间隔相位的相位旋转器中的相位0和相位4之间进行切换将是困难的。使用(n+1)/n个预分频器实现连续分频比的常用方法是应用所谓的吞脉冲(swallow)计数器。相位旋转分频器之后是两个计数器，其中s计数器(即吞脉冲计数器)在旋转的情况下进行计数，而p计数器则在旋转或不旋转的情况下对完全周期数进行计数。使用具有8个相位的相位旋转器，输出要么除以8，要么除以9。这种方法存在的一个问题是：存在针对完全分频比覆盖范围可实现的最小总分频比。这听起来很神秘，但是可以通过下面的示例来说明：首先，在旋转的情况下计数3个输出脉冲，然后在不旋转的情况下计数2个输出脉冲，总输出为8·3+9·2＝42。改变为8·2+9·3＝43会产生连续的分频比，最高可达8·0+9·5＝45。在p＝6的情况下，最小分频比为8·6+9·0＝48即通过8/9分频器，46～47不是有效的分频比。这对最高可能参考频率施加了要求。考虑例如约500mhz的参考频率，这对于vco频率为20ghz是麻烦的，这是因为在delta-sigma分数npll中，7个或更多个连续的分频比是常用的。
图3示意性地示出了充当相位旋转器的分频器电路300，该相位旋转器使用另一种对信号加以复用的方式。在输入频率的1/m(例如1/4)处操作的第一可配置分频器302负责粗分，以及通过n个相位φ1、φ2、…、φn完成的重新计时给出精细分辨率。例如，如在下面说明的示例中所使用的那样，n可以是四，但其也可以是例如2p，其中p是整数，或者n可以是适于所述实现的任何其它整数。
在下面的示例中，m被选为4且n被选为4。这一方案的好处在于：在初始除以4(0°、90°、180°、270°)之后的输出脉冲之间的相位差在第二分频器304中除以分频值q。即进入复用器的相位之间的相对相位差减小至0°、(90/q)°、(180/q)°、(270/q)°。因此，在例如q＞4的情况下，能够在不连续的相位之间进行相移。这使得能够仅使用一个可配置分频器和复用器308。
分频信号的具有不同相位的n个形成的版本分别用于对锁存器电路306进行计时。这使得能够使用相应的相移向锁存器电路306提供输入信号。作为锁存器电路306的输入，使用来自第二分频器304的输出。第二分频器304是可配置的并且提供q分频，其中q是通过第一控制信号确定的。锁存器电路306的输出提供给复用器，在复用器中，基于第二控制信号来选择分频器电路300的输出。
然后，可以再次使用输入信号对从复用器308提供的信号重新计时(例如，通过锁存器电路309)，该计时将改善分频器电路输出的抖动性能。
分频数的数字控制施加于第二分频器304的输入处和复用器308的控制输入处。该控制可以由控制电路320提供。该控制可能涉及使用追踪当前选择的相位并取决于哪一个是后续分频比的状态机，还涉及选择下一个q值、输出相位和切换时刻。尽管频率相对较低并且相位重叠，但是可以确保无毛刺的相位切换。具有固定分频比41的情况的示例将需要(q，mux)的模式为：(10，1)、(10，2)、(10，3)、(11，0)、(10，1)、(10，2)、(10，3)、(11，0)、…。
图4示意性地示出了充当相位旋转器的分频器电路400，其类似于参照图3所示的分频器电路，包括第一分频器402、第二分频器404、n个锁存器电路406和复用器408，并且可选地还有输出信号锁存器电路409。产生用于第一分频器402和复用器408的控制的控制逻辑可以如图4中示意性示出的那样实现。根据第二分频器实施，可能需要用于控制两个控制信号的切换时刻的附加电路。在使用上述分频比的上例中，清楚的是，控制逻辑可以产生序列。可以提供用于复用器控制信号的延迟元件428，这是因为第二分频器404通常在新的输出周期开始之前就需要其分频比。延迟元件428可以是由向复用器408提供的相移信号之一来计时的锁存器。优选地，相移信号中具有最大相移的信号被选择用于提供无毛刺操作的计时。
将要应用的分频比(例如上例中的41)被提供给整数除法器422，整数除法器422基于分频器402施加的分频因子m提供商值和余数值。余数值被提供给由分频器电路400的输出信号来计时的模m计数器424。模m计数器提供计数值和进位值。进位值提供给加法器426，加法器426将进位值与商值相加以提供用于第二分频器的控制信号，第二分频器从而被控制为基于控制信号来执行分频，即，将频率除以相加值。模m计数器将计数值提供给延迟元件428，延迟元件428基于复用器408的所有输入都确定(settle)时的时刻来输出计数值，作为针对复用器408的控制信号，复用器408选择相移信号之一进行相应输出。包括整数除法器422、模m计数器、加法器426和延迟元件428在内的该状态机机制因此使得分频器电路400如上所述根据期望的分频比来提供分频。图8和图9是分别示出了可以采用该机制的分频比为39和41的示例的图。这些分频比是要说明的选定示例，因为它们是通常很难实现的分频比的示例。
参考图4说明的实施例示出了基于若干标准操作元件以巧妙方式进行交互以实现控制电路的状态机机制。这保证了在非常高的频率下也能够进行可靠和低功率的操作。控制电路也可以通过其他方式实现，例如，混合的硬件-软件方案将控制序列提供给第二分频器和复用器。这样的方案可以例如使用查找表来提供针对不同分频比的序列。
回到图1，接收器/发射器/收发器可以使用如上所述包括分频器在内的一个或多个pll，并且可以用于无线通信网络的网络节点中，例如诸如蜂窝网络的基站或短距离通信网络的接入点等的网络节点。图5示意性地示出了根据实施例的这种网络节点500。网络节点500(其成为其操作所在的系统的接入网络的一部分)包括具有一个或多个天线的天线装置502、一个或多个接收器504以及一个或多个发射器506。网络节点500还可包括处理器508，处理器508被布置为控制接收器504和/或发射器506。网络节点500还可包括一个或多个输入接口510和/或输出接口512。这里，接口510、512可以包括信令接口、运营商接口等。
再次回到图1，接收器/发射器/收发器可以使用如上所述包括分频器在内的一个或多个pll，并且可以用于无线通信网络的终端设备中，例如电话、调制解调器、通信卡等，其可以被布置成在蜂窝网络和/或短距离通信网络等中操作。图6示意性地示出了根据实施例的这种终端600。终端600包括具有一个或多个天线的天线装置602、一个或多个接收器604以及一个或多个发射器606。终端600还可包括处理器608，处理器608被布置为控制接收器604和/或发射器606。终端600还可包括一个或多个输入接口610和/或输出接口612。这里，接口510、512可以包括信令接口、用户接口等。
图7是示出了根据实施例的分频方法的流程图。使用因子m对输入信号进行分频(700)，以形成具有不同相位的n个信号。基于期望的分频比，形成(702)第一控制信号和第二控制信号。如上所述，控制信号例如可以通过状态机机制形成。n个信号之一用于基于第一控制信号以分频因子q进行分频。通过分别用n个信号对锁存器进行计时，形成(706)锁存信号，其中，锁存的信号基于除以因子q的信号频率。在这些锁存信号中，基于第二控制信号来选择(708)一个锁存信号，以用于形成分频的输出信号。可选地，输出信号可以被锁存(709)，其中计时可以由分频器的输入信号执行。
这里，基于用于分频的分频比，提供控制信号作为控制序列。控制序列可以被预先计算并从存储器(例如，移位寄存器)访问。备选地，控制序列由状态机提供。状态机可以通过使用将分频比除以m的整数除法来实现，并且该整数除法提供将被模m计数的余数值，其中，第二控制信号基于计数值，即，第二控制信号的值是计数值，并且其在所有锁存信号都已形成(706)时提供。将模m计数的进位值加到整数除法的商值上以形成第一控制信号的值q。
图8是示出了以上讨论的一些信号的信号图。信号800～803示出了具有由第一分频器302、402提供的不同相位的n个形成的信号，这里是4个。信号804示出了来自第二分频器304、404的输出。信号805示出了由相应的锁存器电路306、406提供的信号的版本，即在复用器308、408的输入处可用并因此用于选择的版本。信号806示出了分频器电路300、400的所选输出信号。信号807示出了向分频器电路提供的控制信号，其给出要施加的分频比。在图8所示的示例中，其是39。信号808示出了向第二分频器304、404提供的第一控制信号，其被指示在9和10之间切换，并且结果可以在信号804和805的周期的变化中看到。信号809示出了向复用器308、408提供的用于选择输出信号806的第二控制信号。
图9是类似于示出了上面讨论的一些信号的图8的信号图，但其针对另一分频比，即41。信号800～903示出了具有由第一分频器302、402提供的不同相位的n个形成的信号，这里是4个。信号904示出了来自第二分频器304、404的输出。信号905示出了由相应的锁存器电路306、406提供的信号的版本，即在复用器308、408的输入处可用并因此用于选择的版本。信号906示出了分频器电路300、400的所选输出信号。信号907示出了向分频器电路提供的控制信号，其给出要施加的分频比。在图9所示的示例中，其是41。信号908示出了向第二分频器304、404提供的第一控制信号，其被指示在10和11之间切换，并且结果可以在信号904和905的周期的变化中看到。信号909示出了向复用器308、408提供的用于选择输出信号906的第二控制信号。
根据本发明的方法针对一些实施例可以适于借助处理装置(例如计算机和/或处理器)来实现，特别是针对由上述硬件-软件方案提供第一控制信号和第二控制信号的序列的情况。因此，提供了包括指令在内的计算机程序，该指令被布置为使得处理装置、处理器或计算机执行根据参照图7描述的任何实施例的任何方法的步骤。如图10所示，计算机程序优选地包括计算机可读介质1000上存储的程序代码，该程序代码可以由处理装置、处理器或计算机1002加载并执行，导致其分别根据本发明的实施例来执行方法，优选地如参照图7所描述的任意实施例。计算机1002和计算机程序产品1000可以被布置为顺序执行程序代码，其中任何方法的动作可以逐步执行。处理装置、处理器或计算机1002优选地是被称作嵌入式系统的装置。因此，在图10中示出的计算机可读介质1000和计算机1002应当解释为出于示意性的目的，以仅提供对原理的理解，而不应被理解为对要素的任何直接说明。
已经参考一些实施例在上文中主要地描述了本发明。然而，如本领域技术人员容易理解的，除了上文所公开的实施例之外的其它实施例同样可能在由所附专利权利要求限定的本发明的范围内。
- 还没有人留言评论。精彩留言会获得点赞！