半导体开关装置的制作方法

本发明涉及一种将导通截止动作特性不同的多种半导体开关元件、例如IGBT和MOS-FET并联设置而构成的功率半导体装置，特别涉及一种能够减少在所述多种半导体开关元件的导通或截止时产生的浪涌、开关损耗的简易结构的半导体开关装置。

背景技术：

DC-DC转换器等开关电源装置、对电动机进行驱动的逆变器等电力变换装置是使用IGBT、MOS-FET等电力用半导体元件来作为用于对输入电力进行切换的半导体开关元件而构成的。另外，在这种半导体开关装置中，强烈期望减少在所述电力用半导体元件的导通或截止时产生的浪涌、开关损耗。

以往，为了满足这种期望，提倡的是，作为所述电力用半导体元件，将具有阻挡层电压(日语：えんそう電圧)并且大电流域中的压降小的IGBT与具有恒电阻特性的MOS-FET并联使用。

此外，所述阻挡层电压是指如图7中IGBT的电压电流特性A所示那样不使电流在低电压域C中流通的电压。另外，所述恒电阻特性是指如下的特性：如图7中MOS-FET的电压电流特性B所示，在施加于半导体元件(MOS-FET)的电压V_DS从零到规定的电压的期间，流通与其导通电阻相应的电流。

顺带一提，将所述IGBT和所述MOS-FET并联使用而构成的半导体开关装置构成为：在低电流域中利用MOS-FET的恒电阻特性，并且在大电流域中主要利用IGBT的低压降特性，来使输入电力接通或断开(切换)。根据这种结构的半导体开关装置，能够针对从小电流到大电流的负荷电力的变化实现低损耗的开关，从而能够实现电力变换的高效化。即，在上述结构的半导体开关装置中，进行定时控制使得在IGBT截止的定时之前MOS-FET导通，由此减少关断时间长的所述IGBT中的开关损耗。

具体地说，对所述半导体开关元件进行导通截止驱动的驱动电路1例如如图8所示那样具备第一开关元件3、第二开关元件4而构成，第一开关元件3、第二开关元件4串联连接于高电位侧电源与低电位侧电源之间，被栅极前级驱动器(gate pre-driver)2以互为相反的方式进行导通截止控制。所述第一开关元件3例如包括P沟道型的MOS-FET，发挥以下作用：将对半导体开关元件进行导通驱动所需的高电位的第一栅极驱动电压从所述高电位侧电源输出到该驱动电路1的输出端子5。另外，所述第二开关元件4例如包括N沟道型的MOS-FET，发挥以下作用：将对所述半导体开关元件进行截止驱动所需的低电位的第二栅极驱动电压从所述低电位侧电源输出到该驱动电路1的输出端子5。

所述栅极前级驱动器2使上述的第一开关元件3、第二开关元件4以互为相反的方式导通或截止，由此向所述输出端子5选择性地输出高电位的所述第一栅极驱动电压和低电位的所述第二栅极驱动电压中的一个。包括IGBT 6或MOS-FET 7的所述半导体开关元件在作为其控制端子的栅极处接收从这样构成的驱动电路1输出的栅极驱动电压，由此被导通截止驱动。

在此，专利文献1中公开了以下内容：使在并联设置的所述IGBT 6和所述MOS-FET 7的各栅极与所述输出端子5之间设置的栅极电阻8a、8b的电阻值存在差。另外，专利文献2中公开了以下技术：关于作为开关元件而并联设置的所述IGBT 6和所述MOS-FET 7，在使开关元件导通的情况下使所述IGBT 6的导通定时以比所述MOS-FET 7的导通定时晚的方式错开，在使开关元件截止的情况下，使所述MOS-FET 7的截止定时以比所述IGBT 6的截止定时晚的方式错开，由此减轻开关损耗。

能够应用两个文献所公开的技术，具体地说，使对于所述MOS-FET 7的栅极电阻8b的电阻值比对于所述IGBT 6的栅极电阻8a的电阻值大。

根据像这样使所述栅极电阻8a、8b的电阻值存在差的电路，能够对所述IGBT 6和所述MOS-FET 7的导通定时、截止定时进行调整。具体地说，例如如图8、图9所示那样，能够通过从所述驱动电路1输出的所述第二栅极驱动电压来在先使所述IGBT 6截止之后使所述MOS-FET 7截止。在该情况下，能够减轻由所述IGBT 6和所述MOS-FET 7构成的开关中的截止时的开关损耗。

另外，反之，虽未图示，但是如果使对于所述MOS-FET 7的栅极电阻8b的电阻值比对于所述IGBT 6的栅极电阻8a的电阻值小，则能够通过从所述驱动电路1输出的所述第一栅极驱动电压来在使所述MOS-FET 7导通之后使所述IGBT 6导通。其结果，能够减轻由所述IGBT 6和所述MOS-FET 7构成的开关中的导通时的开关损耗。

但是，在图8所示的结构的电路中，只能针对半导体开关元件的导通时和截止时中的某一方减轻开关损耗，无法针对导通时和截止时这两方减轻开关损耗。

另一方面，也能够与如上所述那样并联设置的所述IGBT 6和所述MOS-FET 7的驱动方法不同地如图10所示那样构成为：分别针对所述栅极电阻8a、8b，将电阻值比该栅极电阻8a、8b的电阻值小的电阻9a、9b分别经由二极管10a、10b而与该栅极电阻8a、8b分别并联设置。然后，仅在所述开关的导通时和截止时中的某一方的情况下，所述电阻值小的电阻9a、9b借助于所述二极管10a、10b而起作用。

根据这样构成的电路，能够在将从所述驱动电路1输出的所述第一栅极驱动电压经由所述电阻值小的电阻9b迅速地施加到所述MOS-FET 7的栅极之后，将所述第一栅极驱动电压经由所述电阻值大的电阻8a施加到所述IGBT6的栅极。另外，关于从所述驱动电路1输出的所述第二栅极驱动电压而言，能够在将所述第二栅极驱动电压经由所述电阻值小的电阻9a迅速地施加到所述IGBT 6的栅极之后，将所述第二栅极驱动电压经由所述电阻值大的电阻8b施加到所述MOS-FET 7的栅极。

其结果，如图11所示，能够通过所述第一栅极驱动电压来在先使所述MOS-FET 7导通之后使所述IGBT 6导通，另外，能够通过所述第二栅极驱动电压来在使所述IGBT 6截止之后使所述MOS-FET 7截止。另外，根据这样构成的电路，例如在通过未图示的电流检测单元检测出负荷的短路时，能够通过所述二极管10a和电阻值小的所述电阻9a来使所述IGBT 6的栅极-发射极间电压急速地下降来使该IGBT 6迅速地截止，之后使所述MOS-FET 7截止。

但是，在该情况下，根据图10可知，与图8的驱动电路结构相比，增加了2个电阻和2个二极管，因此电路结构变得复杂而且制造成本增大，这是不可否认的。

与此相对，也能够与上述的两个例子不同地，如图12所示那样与所述IGBT 6及所述MOS-FET 7分别对应地将2个驱动电路1a、1b并联设置，将这些驱动电路1a、1b相互关联且独立地驱动，由此将所述IGBT 6的导通截止定时和所述MOS-FET 7的导通截止定时相独立地进行调整。但是，与图8所示的驱动电路的结构相比，该图12所示的结构的电路结构变得复杂，而且制造成本增大。

专利文献1：日本特开平4-354156号公报

专利文献2：日本特开2002-165439号公报

技术实现要素：

发明要解决的问题

另外，在调整使所述IGBT 6和所述MOS-FET 7导通或截止的动作定时的情况下，需要考虑所述IGBT 6和所述MOS-FET 7的元件特性的偏差、动作阈值的温度特性来设定所述栅极电阻8a、8b等的电阻值。另外，为了将这种因元件特性产生的变动要素估计在内地实现所述IGBT 6和所述MOS-FET 7的动作定时的优化，例如需要对所述IGBT 6和所述MOS-FET 7的元件构造分别进行改造等来提高所述IGBT 6的动作阈值、并降低所述MOS-FET 7的动作阈值。

然而，在提高了所述IGBT 6的动作阈值的情况下，需要使第一栅极驱动电压足够高，假如第一栅极驱动电压低则会产生无法对所述IGBT 6进行导通驱动的担忧。另外，在降低了所述MOS-FET 7的动作阈值的情况下，该MOS-FET 7的截止时的栅极电压与动作阈值之差变小。于是，对所述MOS-FET 7的噪声容限(noise margin)下降，会产生所述MOS-FET 7因叠加于栅极驱动信号的噪声而错误动作的担忧。

并且，在将2个驱动电路1a、1b并联设置的情况下，半导体开关装置的结构变得大型且复杂，从而成为成本上升的主要原因，这是不可否认的。

本发明是考虑这种情况而完成的，其目的在于提供一种能够减少在并联设置的、例如包括IGBT和MOS-FET的多种半导体开关元件的导通或截止时产生的浪涌、开关损耗的简易结构的半导体开关装置。

用于解决问题的方案

为了达到上述的目的，本发明所涉及的半导体开关装置的特征在于，具备：

开关电路部，其具备并联连接的、导通截止动作特性不同的多种半导体开关元件、例如IGBT和MOS-FET，使主电流接通或断开；

驱动电路，其具备拉电流端子和灌电流端子，按照对所述主电流的接通或断开进行控制的控制信号，从所述拉电流端子输出使各所述半导体开关元件导通的第一驱动电压，并且从所述灌电流端子输出使各所述半导体开关元件截止的第二驱动电压；以及

阻抗元件，其插入安装于该驱动电路中的所述拉电流端子与所述灌电流端子之间，使将各所述半导体开关元件导通或截止的动作定时互不相同。

优选的是，所述驱动电路构成为具备：第一输出开关电路，其按照所述控制信号来从所述拉电流端子输出所述第一驱动电压；以及第二输出开关电路，其按照所述控制信号来从所述灌电流端子输出所述第二驱动电压。

顺带一提，所述第一驱动电压是使所述多种半导体开关元件中的各个半导体开关元件导通所需的高电位的栅极驱动电压，所述第二驱动电压是使所述多种半导体开关元件中的各个半导体开关元件截止所需的比所述第一驱动电压低的低电位的栅极驱动电压。

具体地说，本发明所涉及的第一半导体开关装置的特征在于，

具备定时调整用电阻元件，该定时调整用电阻元件作为阻抗元件，插入安装于所述驱动电路中的所述拉电流端子与所述灌电流端子之间，使将所述第一半导体开关元件和所述第二半导体开关元件导通或截止的动作定时互不相同。

此外，所述驱动电路也可以具备：

第一输出开关电路，其按照所述控制信号来向所述拉电流端子输出所述第一驱动电压；

第二输出开关电路，其按照所述控制信号来与所述第一输出开关电路相反地向所述灌电流端子输出所述第二驱动电压；以及

第三输出开关电路，其按照所述控制信号来与所述第一输出开关电路相反地向所述拉电流端子输出所述第二驱动电压。

顺带一提，所述第三输出开关电路构成为：在随着从所述灌电流端子输出所述第二驱动电压而使得所述第一半导体开关元件被截止之前，所述第三输出开关电路向所述拉电流端子输出使该第一半导体开关元件截止所需的所述第二驱动电压。

或者，所述第三输出开关电路构成为：在随着所述第二输出开关电路导通而使得所述第一半导体开关元件被截止之后，所述第三输出开关电路从所述拉电流端子输出所述第二驱动电压，以将该第一半导体开关元件保持为截止状态。

另外，本发明所涉及的第二半导体开关装置的特征在于，具备：

开关电路部，其具备并联连接的、导通截止动作特性不同的第一半导体开关元件和第二半导体开关元件、例如IGBT和MOS-FET，使主电流接通或断开；

第一驱动电路，其按照对所述第一半导体开关元件和所述第二半导体开关元件的导通或截止进行控制的控制信号来从第一输出端子输出使所述第一半导体开关元件导通或截止的驱动电压；

第二驱动电路，其按照控制信号来从第二输出端子输出使所述第二半导体开关元件导通或截止的驱动电压；以及

定时调整用电容元件，其插入安装于所述第一驱动电路所具备的第一输出端子与所述第二驱动电路所具备的第二输出端子之间，使将所述第一半导体开关元件和所述第二半导体开关元件导通或截止的动作定时互不相同。

优选的是，所述第一驱动电路具备：第一开关电路，其按照所述控制信号来从所述第一输出端子输出使所述第一半导体开关元件导通所需的第一驱动电压；以及第二开关电路，其从所述第一输出端子输出使所述第一半导体开关元件截止所需的第二驱动电压来代替所述第一驱动电压，

另外，所述第二驱动电路具备：第三开关电路，其按照所述控制信号来从所述第二输出端子输出使所述第二半导体开关元件导通所需的第三驱动电压；以及第四开关电路，其从所述第二输出端子输出使所述第二半导体开关元件截止所需的第四驱动电压来代替所述第三驱动电压。

顺带一提，所述第一驱动电压是使所述第一半导体开关元件导通所需的高电位的栅极驱动电压，所述第二驱动电压是使所述第一半导体开关元件截止所需的比所述第一驱动电压低的低电位的栅极驱动电压。并且，所述第三驱动电压是使所述第二半导体开关元件导通所需的高电位的栅极驱动电压，所述第四驱动电压是使所述第二半导体开关元件截止所需的比所述第三驱动电压低的低电位的栅极驱动电压。

优选的是，所述第三开关电路构成为经由逆流防止用二极管来向所述第二驱动电路的输出端子输出所述第三驱动电压，该逆流防止用二极管用于阻止所述定时调整用电容元件中蓄积的电荷的逆流。另外，所述定时调整用电容元件被设置成能够通过第五开关电路而选择性地从所述第一驱动电路的输出端子与所述第二驱动电路的输出端子之间断开。

发明的效果

在本发明所涉及的半导体开关装置中，在输出使并联设置的多种半导体开关元件(例如IGBT和MOS-FET)导通或截止的驱动电压的驱动电路中，将用于输出使各所述半导体开关元件导通所需的第一驱动电压的拉电流端子与用于输出使各所述半导体开关元件截止所需的第二驱动电压的灌电流端子相独立地进行设置。而且，仅采用在这些拉电流端子与灌电流端子之间插入安装阻抗元件这样的简易结构，就能够使将各所述半导体开关元件导通或截止的动作定时互不相同。

特别是，仅通过将定时调整用电阻元件用作所述阻抗元件，就能够使到从所述拉电流端子输出的所述第一驱动电压和从所述灌电流端子输出的所述第二驱动电压分别被施加到各所述半导体开关元件的控制端子(栅极)为止的时间存在差。换言之，能够使分别施加到各所述半导体开关元件的控制端子(栅极)的电压达到从所述拉电流端子输出的所述第一驱动电压为止的时间、以及达到从所述灌电流端子输出的所述第二驱动电压为止的时间存在差。其结果，不变更各所述半导体开关元件的动作阈值就能够容易且可靠地使将各半导体开关元件导通或截止的动作定时不同，因此虽然是简易的结构，但能够有效地减少在各所述半导体开关元件的导通或截止时产生的浪涌、开关损耗。

另外，在使用用于使所述多种半导体开关元件(例如IGBT和MOS-FET)分别导通或截止的第一驱动电路和第二驱动电路的情况下，仅通过在这些各驱动电路的输出端子之间插入安装定时调整用电容元件，就能够利用该定时调整用电容元件的充放电来容易地使各所述半导体开关元件的导通截止定时不同。

具体地说，能够利用所述定时调整用电容元件的充放电电压来例如使施加于MOS-FET的栅极的驱动电压比从所述第一驱动电路输出的第一驱动电压高。换言之，能够使施加于所述IGBT的栅极的驱动电压比施加于所述MOS-FET的栅极的驱动电压低。其结果，能够在所述IGBT导通之前可靠地使所述MOS-FET导通，另外，能够在所述IGBT截止之后使所述MOS-FET截止。因而，能够起到如下等在实用上很大的效果：虽然是在第一驱动电路的输出端子与第二驱动电路的输出端子之间插入安装定时调整用电容元件这样的简易结构，但能够使所述IGBT和MOS-FET的导通截止动作定时不同，能够可靠地减少所述IGBT中的开关损耗。

附图说明

图1是本发明的第一实施方式所涉及的半导体开关装置的主要部分概要结构图。

图2是表示图1所示的半导体开关装置的概要性的动作的图。

图3是本发明的第二实施方式所涉及的半导体开关装置的主要部分概要结构图。

图4是表示图3所示的半导体开关装置的概要性的动作的图。

图5是本发明的第三实施方式所涉及的半导体开关装置的主要部分概要结构图。

图6是表示图5所示的半导体开关装置的概要性的动作的图。

图7是表示IGBT和MOS-FET的各电压电流特性的图。

图8是表示以往的半导体开关装置的结构例的图。

图9是表示图8所示的半导体开关装置的概要性的动作的图。

图10是表示以往的半导体开关装置的另一结构例的图。

图11是表示图10所示的半导体开关装置的概要性的动作的图。

图12是表示以往的半导体开关装置的又一结构例的图。

附图标记说明

1：驱动电路；1a：第一驱动电路；1b：第二驱动电路；2、2a、2b：栅极前级驱动器；3：第一开关元件(第一输出开关电路)；4：第二开关元件(第二输出开关电路)；3a：第一开关元件(第一开关电路)；4a：第二开关元件(第二开关电路)；3b：第三开关元件(第三开关电路)；4b：第四开关元件(第四开关电路)；5：输出端子；5a：第一输出端子；5b：第二输出端子；6：IGBT；7：MOS-FET；8a、8b：栅极电阻；11：拉电流端子(输出端子)；12：灌电流端子(输出端子)；13：定时调整用电阻元件；14：第三开关元件(辅助输出开关电路)；15：定时调整用电容元件；16：二极管；17：开关(第五开关电路)。

具体实施方式

下面，参照附图，关于本发明的实施方式所涉及的半导体开关装置，以将作为多种半导体开关元件的IGBT和MOS-FET并联连接以对主电流进行切换的装置为例进行说明。

图1是本发明的第一实施方式所涉及的半导体开关装置的主要部分概要结构图，6是IGBT，7是与IGBT 6并联设置的MOS-FET。另外，图中8a、8b是分别连接于所述IGBT 6的栅极和所述MOS-FET 7的栅极的栅极电阻。

该第一实施方式所涉及的半导体开关装置的特征在于，如图1中其主要部分概要结构所示那样，将使所述IGBT 6和所述MOS-FET 7分别导通或截止的驱动电路1的驱动电压的输出端子分为拉电流端子(日语：電流吹き出し端子)11与灌电流端子(日语：電流吸い込み端子)12来相互独立地设置，在这些拉电流端子11与灌电流端子12之间插入安装有定时调整用电阻元件13，其中，该拉电流端子11输出用于使所述IGBT 6和所述MOS-FET 7导通的第一驱动电压，该灌电流端子12输出用于使所述IGBT 6和所述MOS-FET 7截止的第二驱动电压。

顺带一提，所述MOS-FET 7的栅极经由所述栅极电阻8b而与所述拉电流端子11连接，另外，所述IGBT 6的栅极经由所述栅极电阻8a而与所述灌电流端子12连接。

即，如图1所示，本发明的第一实施方式所涉及的半导体开关装置中的驱动电路1具备拉电流端子11和灌电流端子12。所述拉电流端子11发挥以下作用：输出用于按照栅极前级驱动器2所输出的控制信号来使所述IGBT 6和所述MOS-FET 7导通的第一驱动电压。另外，所述灌电流端子12发挥以下作用：输出用于按照所述栅极前级驱动器2所输出的控制信号来使所述IGBT 6和所述MOS-FET 7截止的第二驱动电压。

在此，所述第一驱动电压是使所述IGBT 6和所述MOS-FET 7分别导通所需的高电位的栅极驱动电压，经由第一输出开关电路输出到所述拉电流端子11。该第一输出开关电路由第一开关元件3构成，该第一开关元件3插入安装于规定的高电位侧电源与所述拉电流端子11之间，接收所述栅极前级驱动器2所输出的控制信号来导通或截止。即，所述第一开关元件3构成用于按照所述控制信号来输出所述第一驱动电压的所述第一输出开关电路。

另外，所述第二驱动电压是使所述IGBT 6和所述MOS-FET 7分别截止所需的比所述第一驱动电压低的低电位的栅极驱动电压，经由第二输出开关电路输出到所述灌电流端子12。该第二输出开关电路由第二开关元件4构成，该第二开关元件4插入安装于规定的低电位侧电源、具体地说例如接地电位与所述灌电流端子12之间，接收所述栅极前级驱动器2所输出的控制信号来导通或截止。换言之，所述第二开关元件4构成用于按照所述控制信号来与所述第一驱动电压相反地输出所述第二驱动电压的所述第二输出开关电路。

这种构成为具备所述拉电流端子11和所述灌电流端子12的驱动电路1相当于以下电路：将在图8和图10所分别示出的以往的驱动电路1中串联连接的所述第一开关元件3与所述第二开关元件4之间断开，将这些第一开关元件3、第二开关元件4的电压输出侧分别个别地连接于所述拉电流端子11和所述灌电流端子12。

而且，所述MOS-FET 7的栅极经由所述栅极电阻8b而与所述拉电流端子11连接，另外，所述IGBT 6的栅极经由所述栅极电阻8a而与所述灌电流端子12连接。并且，在所述拉电流端子11与所述灌电流端子12之间插入安装有所述定时调整用电阻元件13。其结果，所述MOS-FET 7的栅极从所述栅极电阻8b串联地经由所述定时调整用电阻元件13而与所述灌电流端子12连接。另外，所述IGBT 6的栅极从所述栅极电阻8a串联地经由所述定时调整用电阻元件13而与所述拉电流端子11连接。

如此一来，根据这样构成的半导体开关装置，在根据所述控制信号来使所述IGBT 6和所述MOS-FET 7分别导通的情况下，经由所述第一开关元件3向所述拉电流端子11施加所述第一驱动电压。然后，施加于所述拉电流端子11的所述第一驱动电压经由所述栅极电阻8b施加到所述MOS-FET 7的栅极，并且串联地经由所述定时调整用电阻元件13和所述栅极电阻8a施加到所述IGBT 6的栅极。

与此相对，在根据所述控制信号来使所述IGBT 6和所述MOS-FET 7分别截止的情况下，经由所述第二开关元件4向所述灌电流端子12施加所述第二驱动电压。然后，施加于所述灌电流端子12的所述第二驱动电压经由所述栅极电阻8a施加到所述IGBT 6的栅极，并且串联地经由所述定时调整用电阻元件13和所述栅极电阻8b施加到所述MOS-FET 7的栅极。

于是，分别施加于所述IGBT 6的栅极和所述MOS-FET 7的栅极的所述第一驱动电压和第二驱动电压如图2所示那样以具有规定的时间延迟的方式发生变化。即，在使所述IGBT 6和所述MOS-FET 7导通时，施加于所述MOS-FET 7的栅极的驱动电压相比于施加于所述IGBT 6的栅极的驱动电压急剧上升。另外，在使所述IGBT 6和所述MOS-FET 7截止时，施加于所述MOS-FET 7的栅极的驱动电压相比于施加于所述IGBT 6的栅极的驱动电压缓慢下降。

其结果，如图2所示那样，通过经由所述拉电流端子11进行的所述第一驱动电压的输出，在所述MOS-FET 7导通之后所述IGBT 6导通，另外，通过经由所述灌电流端子12进行的所述第二驱动电压的输出，在所述IGBT 6截止之后所述MOS-FET 7截止。因而，即使不进行例如对元件构造的改造等来改变所述IGBT 6的动作阈值和所述MOS-FET 7的动作阈值，也能够通过所述定时调整用电阻元件13来使所述IGBT 6的导通截止动作的定时和所述MOS-FET 7的导通截止动作的定时之间具有规定的时间差，从而能够可靠地减少所述IGBT 6中的开关损耗。

而且，通过在所述拉电流端子11与所述灌电流端子12之间插入安装所述定时调整用电阻元件13这样的简易结构，起到如下的在实用上很大的效果：能够稳定地对并联设置的所述IGBT 6和所述MOS-FET 7分别进行导通截止驱动，并且可靠地减少其开关损耗。

接着，参照图3来说明本发明的第二实施方式所涉及的半导体开关装置。该第二实施方式所涉及的半导体开关装置是在图1所示的结构的驱动电路1中还设置第三输出开关电路而成的，该第三输出开关电路按照所述控制信号来与所述第一输出开关电路相反地向所述拉电流端子11输出所述第二驱动电压。该第三输出开关电路与构成为所述第二开关元件4的前述的第二输出开关电路同样地，由第三开关元件14构成，在使所述IGBT 6和所述MOS-FET7截止时，该第三开关元件14接收所述栅极前级驱动器2所输出的控制信号来导通。

顺带一提，所述第三开关元件14与构成所述第一输出开关电路的所述第一开关元件3串联连接，设置于所述第一开关元件3与输出用于使所述IGBT 6和所述MOS-FET 7截止的第二驱动电压的低电位侧电源之间。因而，选择性地经由所述第一输出开关电路(第一开关元件3)或所述第三输出开关电路(第三开关元件14)来向所述拉电流端子11输出所述第一驱动电压或第二驱动电压。而且，在该第二实施方式中也在所述拉电流端子11与所述灌电流端子12之间插入安装定时调整用电阻元件13。

根据这样构成的半导体开关装置，如图4所示，在使所述IGBT 6和所述MOS-FET 7截止时，能够在所述MOS-FET 7通过从所述灌电流端子12输出的所述第二驱动电压而截止之前，通过随着所述第三输出开关电路(第三开关元件14)的导通而从所述拉电流端子11输出的所述第二驱动电压来强制地使所述MOS-FET 7截止。

换言之，通过在所述IGBT 6通过从所述灌电流端子12输出的所述第二驱动电压而截止之后使所述第三输出开关电路导通，能够以从所述拉电流端子11输出的第二驱动电压取代从所述灌电流端子12经由所述定时调整用电阻元件13提供到所述MOS-FET 7的栅极的所述第二驱动电压来使所述MOS-FET 7截止。另外，能够通过从所述拉电流端子11输出的所述第二驱动电压来稳定地保持所述MOS-FET 7的截止状态。

因而，如果具备所述第三输出开关电路，则例如在检测出如负荷的短路等那样的装置的异常状态等而想要将所述MOS-FET 7与所述IGBT 6一起立即截止的情况下，能够迅速地使两个开关截止。而且，能够保护所述IGBT 6和所述MOS-FET 7免受短路电流的伤害，并且有效地保护半导体开关装置自身。

接着，参照图5来说明本发明的另一实施方式。

图5表示本发明的另一实施方式所涉及的半导体开关装置的主要部分概要结构。该实施方式所涉及的半导体开关装置与图12所示的以往的半导体开关装置同样地，构成为具备第一驱动电路1a和第二驱动电路1b，该第一驱动电路1a按照对作为并联设置的第一半导体开关元件和第二半导体开关元件的IGBT 6和MOS-FET 7的导通或截止进行控制的控制信号来输出使所述IGBT 6导通或截止的驱动电压，该第二驱动电路1b按照所述控制信号来输出使所述MOS-FET 7导通或截止的驱动电压。此外，这些第一驱动电路1a、第二驱动电路1b例如如图5所示那样集成一体化地实现为1个栅极驱动IC。

在此，所述第一驱动电路1a构成为具备串联连接的、被第一栅极前级驱动器2a以互为相反的方式进行导通截止控制的第一开关元件3a、第二开关元件4a。这些第一开关元件3a、第二开关元件4a插入安装于高电位侧电源与低电位侧电源之间，从其串联连接点输出使所述IGBT 6导通或截止的栅极驱动电压。

具体地说，所述第一驱动电路1a中的所述第一开关元件3a例如包括P沟道型的MOS-FET，构成将使所述IGBT 6导通所需的高电位的第一栅极驱动电压从高电位侧电源输出到该第一驱动电路1a的输出端子5a的第一开关电路。另外，与所述第一开关元件3a串联连接的所述第二开关元件4a例如包括N沟道型的MOS-FET，构成将使所述IGBT 6截止所需的低电位的第二栅极驱动电压从低电位侧电源输出到该第一驱动电路1a的输出端子5a的第二开关电路。

另外，所述第二驱动电路1b构成为具备与所述第一驱动电路1a同样地串联连接的、被第二栅极前级驱动器2b以互为相反的方式进行导通截止控制的第三开关元件3b、第四开关元件4b。这些第三开关元件3b、第四开关元件4b也插入安装于高电位侧电源与低电位侧电源之间，从其串联连接点输出使所述MOS-FET 7导通或截止的栅极驱动电压。

具体地说，所述第二驱动电路1b中的所述第三开关元件3b例如包括P沟道型的MOS-FET，构成将使所述MOS-FET 7导通所需的高电位的第三栅极驱动电压从高电位侧电源输出到该第二驱动电路1b的输出端子5b的第三开关电路。另外，与所述第三开关元件3b串联连接的所述第四开关元件4b例如包括N沟道型的MOS-FET，构成将使所述MOS-FET 7截止所需的低电位的第四栅极驱动电压从低电位侧电源输出到该第二驱动电路1b的输出端子5b的第四开关电路。

此外，在所述第一驱动电路1a中输出所述第一栅极驱动电压的高电位侧电源和在所述第二驱动电路1b中输出所述第三栅极驱动电压的高电位侧电源既可以输出与所述IGBT 6及所述MOS-FET 7的规格相应的互不相同的电压，或者也可以输出相同的电压。另外，在所述第一驱动电路1a中输出所述第二栅极驱动电压的低电位侧电源和在所述第二驱动电路1b中输出所述第四栅极驱动电压的低电位侧电源也既可以输出与所述IGBT 6及所述MOS-FET 7的驱动条件相应地设定的不同的电压，或者也可以输出相同的电压。顺带一提，这些各低电位侧电源所输出的第二栅极驱动电压和第四栅极驱动电压一般被设定为接地电压。

在此，所述第一栅极前级驱动器2a、第二栅极前级驱动器2b按照使所述IGBT 6和所述MOS-FET 7一并导通或截止的所述控制信号，使所述第一开关元件3a、所述第二开关元件4a互补地导通或截止，并且使所述第三开关元件3b、第四开关元件4b互补地导通或截止。

而且，所述第一栅极前级驱动器2a在使所述第一开关元件3a导通并且使所述第二开关元件4a截止了时，经由该第一开关元件3a向所述第一驱动电路1a的所述输出端子5a输出高电位的所述第一栅极驱动电压。另外，所述第一栅极前级驱动器2a在使所述第一开关元件3a截止、代之使所述第二开关元件4a导通了时，经由该第二开关元件4a向所述第一驱动电路1a的所述输出端子5a输出低电位的所述第二栅极驱动电压。

同样地，所述第二栅极前级驱动器2b在使所述第三开关元件3b导通并且使所述第四开关元件4b截止了时，经由该第三开关元件3b向所述第二驱动电路1b的所述输出端子5b输出高电位的所述第三栅极驱动电压。另外，所述第二栅极前级驱动器2b在使所述第三开关元件3b截止、代之使所述第四开关元件4b导通了时，经由该第四开关元件4b向所述第二驱动电路1b的所述输出端子5b输出低电位的所述第四栅极驱动电压。

这样从所述第一驱动电路1a的所述输出端子5a输出的所述第一栅极驱动电压或第二栅极驱动电压经由栅极电阻8a施加到所述IGBT 6的栅极。另外，从所述第二驱动电路1b的所述输出端子5b输出的所述第三栅极驱动电压或第四栅极驱动电压经由栅极电阻8b施加到所述MOS-FET 7的栅极。

在此，该实施方式所涉及的半导体开关装置的特征在于，在所述第一驱动电路1a的所述输出端子5a与所述第二驱动电路1b的所述输出端子5b之间插入安装有定时调整用电容元件15。该定时调整用电容元件15发挥以下作用：与从所述输出端子5a、5b输出的所述第一栅极驱动电压～第四栅极驱动电压相应地被充放电，将其充电电压叠加到从所述输出端子5b输出的所述第三栅极驱动电压或第四栅极驱动电压。

具体地说，所述定时调整用电容元件15发挥以下作用：在所述第二栅极驱动电压和所述第四栅极驱动电压分别是接地电位(0V)的情况下，在所述第一开关元件3a、第三开关元件3b均导通时使所述第一栅极驱动电压叠加到所述第三栅极驱动电压来提高所述输出端子5b的电压。

此外，在所述第三开关元件3b与所述输出端子5b之间串联地插入安装有逆流防止用的二极管16。该二极管16发挥以下作用：在所述第一栅极驱动电压经由所述定时调整用电容元件15叠加到所述第三栅极驱动电压而提高了所述输出端子5b的电压时，防止该电压经由所述第三开关元件3b而再生到所述第二驱动电路1b中的高电位侧电源。

根据像这样构成为具备驱动所述IGBT 6的第一驱动电路1a和驱动所述MOS-FET 7的第二驱动电路1b的半导体开关装置，能够将使所述IGBT 6导通或截止的动作定时和使所述MOS-FET 7导通或截止的动作定时相独立地进行设定。特别是，通过利用所述定时调整用电容元件15的充放电，能够使从所述输出端子5b施加到所述MOS-FET 7的栅极的栅极电压成为从所述第一驱动电路1a输出的所述第一栅极驱动电压与从所述第二驱动电路1b输出的所述第三栅极驱动电压之和。

因而，根据在所述第一驱动电路1a的输出端子5a与所述第二驱动电路1b的输出端子5b之间插入安装有所述定时调整用电容元件15的半导体开关装置，能够使施加于所述MOS-FET 7的栅极的栅极电压比施加于所述IGBT 6的栅极的栅极电压高。换言之，反之能够使施加于所述IGBT 6的栅极的栅极电压比施加于所述MOS-FET 7的栅极的栅极电压低。其结果，能够将在短路动作时流过所述IGBT 6的电流抑制与该IGBT 6的栅极电压的可降低量相应的量，从而能够实现该IGBT 6的短路耐受量的提高。

具体地说，如图6中其动作波形的例子所示那样，在使所述IGBT 6和所述MOS-FET 7导通时，首先，在从所述第一驱动电路1a输出所述第一栅极驱动电压之前从所述第二驱动电路1b输出所述第三栅极驱动电压。然后，通过所述第三栅极驱动电压的输出来使所述MOS-FET 7导通并且对所述定时调整用电容元件15进行充电。

此后，如图6所示，从所述第一驱动电路1a输出所述第一栅极驱动电压来使所述IGBT 6导通。于是，随着所述第一栅极驱动电压的输出而所述第二驱动电路1b的输出端子5b的电压通过所述定时调整用电容元件15被提高，成为所述第三栅极驱动电压与所述第一栅极驱动电压之和。此时，提高到所述第三栅极驱动电压与所述第一栅极驱动电压之和的所述输出端子5b的电压通过所述二极管16而被阻止了向所述第二驱动电路1b的高电位电源的再生，从而经由所述栅极电阻8b施加于所述MOS-FET 7的栅极。

然后，在从所述第一驱动电路1a进行的所述第一栅极驱动电压的输出停止了的情况下，如图6所示那样所述输出端子5a的电压变为低电位，由此所述输出端子5b的电位也经由所述定时调整用电容元件15被下拉。之后，所述第二驱动电路1b截止，所述输出端子5b的电位下降到所述MOS-FET 7截止的电位。

即，通过所述定时调整用电容元件15来控制所述输出端子5a、5b之间的电压，由此对所述MOS-FET 7和所述IGBT 6的导通或截止进行控制，使得如图6所示那样仅在所述MOS-FET 7处于导通状态时所述IGBT 6导通。其结果，能够在所述MOS-FET 7导通之后使所述IGBT 6导通，而且在所述IGBT 6截止之后使所述MOS-FET 7截止，因此能够大幅减少所述IGBT 6中的开关损耗。

并且，通过根据流过所述IGBT 6的电流的状态来使所述第一开关元件3a截止、并将所述第二开关元件4a保持为导通，能够停止所述第一驱动电路1a的非本意的驱动。具体地说，例如在被提供了所述IGBT 6的开通或关断所无法追踪的脉宽的控制信号的情况下、或者在无法有效地利用所述IGBT 6的特性的低电流下的动作模式中，能够减少所述第一驱动电路1a中的非本意的电力消耗。

顺带一提，如果将所述第一驱动电路1a所输出的所述第一栅极驱动电压设定为所述IGBT 6的导通动作阈值以下并将所述第一栅极驱动电压与所述第三栅极驱动电压之和设定成超过所述MOS-FET 7的导通动作阈值，则能够不使所述IGBT 6导通地使所述MOS-FET 7导通或截止。因而，能够容易地实施在使所述MOS-FET 7优先导通之后使所述IGBT 6导通、并在使所述IGBT6优先截止之后使所述MOS-FET 7截止来减少开关损耗的定时控制。并且，通过使所述第一驱动电路1a中的高电位侧电源的电压比所述第二驱动电路1b中的高电位侧电源的电压低，能够起到能够增大所述MOS-FET 7的饱和电流并提高所述IGBT 6的短路耐受量等效果。

此外，在此，设在所述第一驱动电路1a的输出端子5a与所述第二驱动电路1b的输出端子5b之间外置有所述定时调整用电容元件15来进行了说明，但是也能够如图5所示那样将所述定时调整用电容元件15与所述第一驱动电路1a及所述第二驱动电路1b成一体地集成电路化。此时，当然也能够将对于所述IGBT 6的栅极电阻8a及对于所述MOS-FET 7的栅极电阻8b也与所述第一驱动电路1a及所述第二驱动电路1b一起集成电路化。

并且，也能够构成为：预先在所述输出端子5b与所述定时调整用电容元件15之间设置作为第五开关电路的开关17，并根据所述第一驱动电路1a和所述第二驱动电路1b的驱动的方法来将所述定时调整用电容元件15选择性地插入安装在所述输出端子5a、5b之间。并且，在通过与并联连接的3个以上的半导体开关元件对应的驱动电路来驱动这些各半导体开关元件的情况下，也能够在这些各驱动电路的输出端子之间分别插入安装所述定时调整用电容元件15来调整各所述半导体开关元件的导通截止定时。

无论是上述的哪一个实施方式，关于使所述第一半导体开关元件和所述第二半导体开关元件导通或截止的驱动电压，均可以使将所述第一半导体开关元件导通的驱动电压比将所述第二半导体开关元件导通的驱动电压高。另外，也可以反过来使将所述第一半导体开关元件导通的驱动电压比将所述第二半导体开关元件导通的驱动电压低。

针对作为本发明的对象的半导体开关装置，关于所述阻抗元件、所述定时调整用电阻、所述定时调整用电容元件、作为所述第一半导体开关元件和所述第二半导体开关元件的IGBT和MOS-FET的栅极电阻，将IGBT和MOS-FET作为一个模块、将对该模块内的IGBT和MOS-FET进行驱动的电路类作为驱动用的IC来构成。

无论是上述的哪一个实施方式，所述阻抗元件、所述定时调整用电阻、所述定时调整用电容元件、作为所述第一半导体开关元件和所述第二半导体开关元件的IGBT和MOS-FET的栅极电阻均可以既能够形成于其驱动用的IC内，也能够形成在形成有该IGBT和MOS-FET的元件上。

此外，本发明不限定于上述的各实施方式，能够在不脱离其宗旨的范围内进行各种变形来实施。