电子部件的制作方法

本发明涉及包含共模扼流线圈与电容器的电子部件。

背景技术：

以往，作为电子部件，存在日本特开2014-53765号公报(专利文献1)以及日本特开2014-230278号公报(专利文献2)所记载的部件。

在日本特开2014-53765号公报所记载的电子部件中，在构成共模滤波器的第一线圈、第二线圈的上方并联地设置有第一电容电极、第二电容电极。在第一线圈、第二线圈的下方并联地设置有第三电容电极、第四电容电极。第一电容电极连接于第一线圈的一端部，第三电容电极连接于第一线圈的另一端部。第二电容电极连接于第二线圈的一端部，第四电容电极连接于第二线圈的另一端部。

在第一电容电极、第二电容电极的上方设置有第一接地电极。在第三电容电极、第四电容电极的下方设置有第二接地电极。在第一电容电极、第二电容电极与第一接地电极之间生成有电容。在第三电容电极、第四电容电极与第二接地电极之间生成有电容。

如图17的等效电路所示，在第一线圈121的两端部分别连接有第一电容电极131与第三电容电极133，第一电容电极131与第三电容电极133和第一接地电极141对置。在第二线圈122的两端部分别连接有第二电容电极132与第四电容电极134，第二电容电极132与第四电容电极134和第二接地电极142对置。换言之，作为等效电路，成为所谓的π型LC滤波构造。

另一方面，在日本特开2014-230278号公报所记载的电子部件中，具有构成共模滤波器的两个第一线圈以及两个第二线圈。两个第一线圈相互被电连接。两个第二线圈被相互电连接。一方的第一线圈、一方的第二线圈、另一方的第一线圈以及另一方的第二线圈沿层叠方向按顺序排列。在一方的第二线圈与另一方的第一线圈之间设置有接地电极，在接地电极与第一线圈、第二线圈之间生成有电容。

专利文献1：日本特开2014-53765号公报

专利文献2：日本特开2014-230278号公报

然而，若欲实际制造并使用上述以往的电子部件，则发现存在接下来的问题。

在日本特开2014-53765号公报所记载的电子部件中，为π型LC滤波构造，因此为了获得LC的共振，需要取得较多的电容值。因此，信号透过特性Sdd21较差，信号品质降低。

另一方面，在日本特开2014-230278号公报所记载的电子部件中，接地电极配置于第一线圈与第二线圈之间，因此当在第一线圈、第二线圈流经有差动模式信号的情况下，由接地电极的上下的第一线圈、第二线圈产生的磁通量在接地电极中，成为相互抵消的方向。但是，在接地电极产生损失，从而因该损失的影响而残留有磁通量。通过残留的磁通量，在差动模式中产生电感以及阻抗。其结果，第一线圈与第二线圈之间的耦合减弱，导致信号透过特性Sdd21的劣化。

技术实现要素：

因此，本发明的课题在于提供一种能够减少信号透过特性的劣化，抑制信号品质的降低的电子部件。

为了解决上述课题，本发明的电子部件具备：层叠体，其包含被层叠的多个绝缘层；多个第一线圈，沿所述层叠体内的层叠方向配置且相互被电连接；多个第二线圈，沿所述层叠体内的层叠方向配置且相互被电连接；内侧接地电极，设置于所述层叠体内，并配置在沿层叠方向相互对置的两个第一线圈之间；以及接地端子，连接于所述内侧接地电极。

根据本发明的电子部件，内侧接地电极配置于沿层叠方向相互对置的两个第一线圈之间。由此，内侧接地电极在与第一线圈以及第二线圈之间生成电容，作为等效电路，成为所谓的T型LC滤波构造。因此，与以往的π型LC滤波构造相比，能够以较小的电容值获得共振，从而能够减少信号透过特性Sdd21的劣化，抑制信号品质的降低。

另外，内侧接地电极配置于沿层叠方向相互对置的两个第一线圈之间，因此与将内侧接地电极配置于第一线圈与第二线圈之间的情况相比，第一线圈与第二线圈之间的耦合增强，能够减少信号透过特性Sdd21的劣化，抑制信号品质的降低。

另外，在电子部件的一实施方式中，在所述多个第一线圈、第二线圈的层叠方向的最上位置以及最下位置的至少一方配置所述第二线圈，在所述第二线圈的层叠方向的外侧设置有与所述第二线圈对置的外侧接地电极。

根据上述实施方式，在第二线圈的层叠方向的外侧设置有与第二线圈对置的外侧接地电极，因此能够取得第一线圈与接地之间的电容值和第二线圈与接地之间的电容值的匹配，来提高电特性。

另外，在电子部件的一实施方式中，所述第二线圈配置于所述多个第一线圈、第二线圈的层叠方向的最上位置以及最下位置的双方，所述外侧接地电极配置于双方的所述第二线圈的每一个的外侧。

根据上述实施方式，外侧接地电极配置于双方的第二线圈的每一个的外侧，因此容易进一步取得第一线圈与接地之间的电容值和第二线圈与接地之间的电容值的匹配，来进一步提高电特性。另外，能够形成上下对称的芯片构造，因此能够取得在烧制时产生的收缩、应力平衡。

另外，在电子部件的一实施方式中，所述第一线圈、所述第二线圈分别存在两个，两个所述第一线圈被夹在一方的所述第二线圈与另一方的所述第二线圈之间。

根据上述实施方式，两个第一线圈夹着于一方的第二线圈与另一方的第二线圈之间，因此第一线圈与第二线圈之间的耦合增强。

另外，在电子部件的一实施方式中，所述层叠体包含非磁性体以及磁性体，所述磁性体夹着所述非磁性体的层叠方向的上下，所述第一线圈、所述第二线圈配置在所述非磁性体内，所述外侧接地电极配置在所述非磁性体内。

根据上述实施方式，第一线圈、第二线圈以及外侧接地电极配置于非磁性体内，非磁性体的上下被磁性体夹着，因此第一线圈、第二线圈的磁通量集中于上下的磁性体。因此，在第一线圈、第二线圈单体环绕的磁通量变小，从而在第一线圈、第二线圈共通环绕的磁通量增多。因此，能够加强第一线圈与第二线圈之间的耦合，因此能够进一步减少信号透过特性Sdd21的劣化。

另外，在电子部件的一实施方式中，所述层叠体包含非磁性体以及磁性体，所述磁性体夹着所述非磁性体的层叠方向的上下，所述第一线圈、所述第二线圈配置在所述非磁性体内，所述外侧接地电极配置在所述磁性体内。

根据上述实施方式，外侧接地电极配置于磁性体内，因此能够使非磁性体的厚度变薄，从而上下的磁性体之间的距离缩小。因此，能够更加增强共模噪声流经的情况下的磁通量。因此，共模噪声的电感以及阻抗增大，从而能够增大共模噪声衰减特性Scc21中的衰减特性。

另外，外侧接地电极配置于磁性体内，因此能够将外侧接地电极配置于与配置有第一线圈、第二线圈的非磁性体不同的磁性体，从而能够缓和针对非磁性体的电极集中所带来的应力增加，进而抑制构造缺陷、可靠性降低。

另外，在电子部件的一实施方式中，所述外侧接地电极的层叠方向的表面积比所述内侧接地电极的层叠方向的表面积大。

根据上述实施方式，外侧接地电极的层叠方向的表面积比内侧接地电极的层叠方向的表面积大，因此即使磁性体内的外侧接地电极与非磁性体内的第二线圈之间的距离比非磁性体内的内侧接地电极与非磁性体内的第一线圈之间的距离大，第一线圈与接地之间的电容值和第二线圈与接地之间的电容值也大致相同，来提高电特性。

另外，在电子部件的一实施方式中，所述内侧接地电极、所述外侧接地电极形成为螺旋形状，所述外侧接地电极的螺旋的长度比所述内侧接地电极的螺旋的长度长。

根据上述实施方式，外侧接地电极的螺旋的长度比内侧接地电极的螺旋的长度长，因此能够通过简单的构成，使外侧接地电极的层叠方向的表面积比内侧接地电极的层叠方向的表面积大。

另外，在电子部件的一实施方式中，所述内侧接地电极从层叠方向观察，与和所述内侧接地电极对置的所述第一线圈重叠，不与和所述内侧接地电极对置的所述第一线圈的内径部分重叠，所述外侧接地电极从层叠方向观察，与和所述外侧接地电极对置的所述第二线圈重叠，不与和所述外侧接地电极对置的所述第二线圈的内径部分重叠。

根据上述实施方式，内侧接地电极从层叠方向观察，不与和内侧接地电极对置的第一线圈的内径部分重叠，外侧接地电极从层叠方向观察，不与和外侧接地电极对置的第二线圈的内径部分重叠。由此，第一线圈、第二线圈的磁通量不被内侧接地电极、外侧接地电极遮蔽，从而能够抑制磁通量的损失的影响引起的特性劣化。

另外，在电子部件的一实施方式中，所述内侧接地电极从层叠方向观察，呈具有与和所述内侧接地电极对置的所述第一线圈相同的线宽度以及线间距的螺旋形状，并且配置于与所述第一线圈的图案相互重叠的位置，所述外侧接地电极从层叠方向观察，呈具有与和所述外侧接地电极对置的所述第二线圈相同的线宽度以及线间距的螺旋形状，并且配置于与所述第二线圈的图案相互重叠的位置。

根据上述实施方式，内侧接地电极从层叠方向观察，具有与和内侧接地电极对置的第一线圈的图案类似的图案，外侧接地电极从层叠方向观察，具有与和外侧接地电极对置的第二线圈的图案类似的图案。由此，能够将内侧接地电极、外侧接地电极的层叠方向的表面积抑制为最小，而高效地取得电容。另外，能够缩小内侧接地电极、外侧接地电极的层叠方向的表面积，因此能够减少内侧接地电极、外侧接地电极与层叠体的线膨胀系数的差所引起的应力的产生。

另外，在电子部件的一实施方式中，具有静电放电元件，所述静电放电元件设置于所述层叠体，连接于所述第一线圈、所述第二线圈且连接于所述接地端子。

根据上述实施方式，具有静电放电元件，因此能够进行相对于第一线圈、第二线圈的静电的对策。

根据本发明的电子部件，内侧接地电极配置于沿层叠方向相互对置的两个第一线圈之间，因此能够减少信号透过特性的劣化，抑制信号品质的降低。

附图说明

图1是表示本发明的第一实施方式的电子部件的立体图。

图2是电子部件的YZ剖视图。

图3是电子部件的分解立体图。

图4是对关于本发明与现有例的耦合系数的比较进行说明的图。

图5是表示本发明的电子部件的第二实施方式的YZ剖视图。

图6是电子部件的等效电路图。

图7是表示本发明的电子部件的第三实施方式的YZ剖视图。

图8是表示本发明的电子部件的第四实施方式的YZ剖视图。

图9是表示本发明的电子部件的第五实施方式的YZ剖视图。

图10是表示本发明的电子部件的第六实施方式的YZ剖视图。

图11是电子部件的XY剖视图。

图12是表示本发明的电子部件的第七实施方式的YZ剖视图。

图13A是电子部件的XY剖视图。

图13B是电子部件的XY剖视图。

图14是表示本发明的电子部件的第八实施方式的YZ剖视图。

图15A是电子部件的XY剖视图。

图15B是电子部件的XY剖视图。

图16是表示本发明的第九实施方式的电子部件的立体图。

图17是以往的电子部件的等效电路图。

附图标记的说明：1、1C…层叠体；2…共模扼流线圈；2a…第一线圈组；2b…第二线圈组；3…静电放电元件；10、10A～10H…电子部件；11…非磁性体；11a…非磁性体片(绝缘层)；12…磁性体；12a…磁性体片(绝缘层)；211、212…第一线圈；221、222…第二线圈；31～35…第一放电电极～第五放电电极；41～44…第一线圈端子～第四线圈端子；51、52…第一接地端子、第二接地端子；60、60E～60G…内侧接地电极；61、61E～61G…第一外侧接地电极；62、62E～62G…第二外侧接地电极。

具体实施方式

以下，通过图示的实施方式对本发明详细地进行说明。

(第一实施方式)

图1是表示本发明的第一实施方式的电子部件的立体图。图2是电子部件的剖视图。图3是电子部件的分解立体图。如图1、图2、图3所示，电子部件10具有：层叠体1、设置于层叠体1内的共模扼流线圈2、设置于层叠体1内的内侧接地电极60以及连接于内侧接地电极60的第一接地端子51、第二接地端子52。

电子部件10电连接于安装基板。电子部件10例如搭载于个人计算机、DVD播放器、数码相机、TV、移动电话、汽车电器等电子设备。

层叠体1包含被层叠的多个绝缘层。若具体叙述，则层叠体1包含非磁性体11。换言之，绝缘层包含非磁性体片11a。非磁性体11例如由树脂材料、玻璃材料、玻璃陶瓷等构成。

层叠体1形成为大致长方体状。将层叠体1的层叠方向定义为Z轴方向，将沿着层叠体1的长边的方向定义为X轴方向，将沿着层叠体1的短边的方向定义为Y轴方向。X轴、Y轴以及Z轴相互正交。将图中上侧设为Z轴方向的上方向，将图中下侧设为Z轴方向的下方向。

层叠体1的表面具有：第一端面111、第二端面112、第一侧面115、第二侧面116、第三侧面117以及第四侧面118。第一端面111与第二端面112位于沿层叠方向(Z轴方向)相互相反的一侧。第一侧面115～第四侧面118位于第一端面111与第二端面112之间。

第一端面111是安装于安装基板的被安装面，位于下侧。第一侧面115与第三侧面117分别为短侧面，且位于沿X轴方向相互相反的一侧。第二侧面116与第四侧面118分别为长侧面，且位于沿Y轴方向相互相反的一侧。

共模扼流线圈2包含多个(在实施方式中为两个)第一线圈211、212以及多个(在实施方式中为两个)第二线圈221、222。第一线圈211、212以及第二线圈221、222沿层叠体1(非磁性体11)内的层叠方向配置。

第一线圈211、212以及第二线圈221、222相互磁性地耦合。两个第一线圈211、212相互被电连接。两个第二线圈221、222相互被电连接。

两个第一线圈211、212夹在一方的第二线圈221与另一方的第二线圈222之间。换言之，一方的第二线圈221、一方的第一线圈211、另一方的第一线圈212以及另一方的第二线圈222从上向下按顺序排列。第一线圈211～第二线圈222分别设置于非磁性体片11a上。第一线圈211～第二线圈222例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。

第一线圈211、212以及第二线圈221、222从上方观察，具有沿相同方向呈螺旋状缠绕的螺旋图案。两个第一线圈211、212分别在螺旋状的外周侧的一端具有引出电极211a、212a，在螺旋状的中心的另一端具有焊盘部211b、212b。两个第二线圈221、222分别在螺旋状的外周侧的一端具有引出电极221a、222a，在螺旋状的中心的另一端具有焊盘部221b、222b。

一方的第一线圈211的引出电极211a从第二侧面116的第一侧面115侧露出。一方的第二线圈221的引出电极221a从第二侧面116的第三侧面117侧露出。另一方的第一线圈212的引出电极212a从第四侧面118的第一侧面115侧露出。另一方的第二线圈222的引出电极222a从第四侧面118的第三侧面117侧露出。

一方的第一线圈211的焊盘部211b与另一方的第一线圈212的焊盘部212b经由两个第一线圈211、212之间的非磁性体片11a的导通导体被电连接。换言之，一方的焊盘部211b按顺序电连接于上下贯通形成有第一线圈211的非磁性体片11a的导通导体、设置于内侧接地电极60的内侧部分的焊盘部、上下贯通形成有内侧接地电极60的非磁性片11a的导通导体以及另一方的焊盘部212b。

一方的第二线圈221的焊盘部221b与另一方的第二线圈222的焊盘部222b经由两个第二线圈221、222之间的非磁性体片11a的导通导体被电连接。换言之，一方的焊盘部221b按顺序电连接于上下贯通形成有第二线圈221的非磁性体片11a的导通导体、设置于形成有第一线圈211的非磁性体片11a上的焊盘部、上下贯通形成有第一线圈211的非磁性体片11a的导通导体、设置于内侧接地电极60的内侧部分的焊盘部、上下贯通形成有内侧接地电极60的非磁性体片11a的导通导体、设置于形成有第一线圈212的非磁性体片11a上的焊盘部、上下贯通形成有第一线圈212的非磁性体片11a的导通导体以及焊盘部222b。

第一线圈211、212以及第二线圈221、222经由第一线圈端子41～第四线圈端子44电连接于安装基板的布线。第一线圈端子41～第四线圈端子44例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。第一线圈端子41～第四线圈端子44例如通过将导电性材料涂覆并烧成于层叠体1的表面而被形成。第一线圈端子41～第四线圈端子44分别形成为コ字状。

第一线圈端子41设置于第二侧面116的第一侧面115侧。第一线圈端子41的一端部从第二侧面116侧折返地设置于第一端面111。第一线圈端子41的另一端部从第二侧面116侧折返地设置于第二端面112。第一线圈端子41电连接于一方的第一线圈211的引出电极211a。

第二线圈端子42设置于第二侧面116的第三侧面117侧。第二线圈端子42的形状与第一线圈端子41的形状相同，因此省略其说明。第二线圈端子42电连接于一方的第二线圈221的引出电极221a。

第三线圈端子43设置于第四侧面118的第一侧面115侧。第三线圈端子43的形状与第一线圈端子41的形状相同，因此省略其说明。第三线圈端子43电连接于另一方的第一线圈212的引出电极212a。

第四线圈端子44设置于第四侧面118的第三侧面117侧。第四线圈端子44的形状与第一线圈端子41的形状相同，因此省略其说明。第四线圈端子44电连接于另一方的第二线圈222的引出电极222a。

内侧接地电极60配置于沿层叠方向相互对置的两个第一线圈211、212之间。内侧接地电极60在与第一线圈211、212以及第二线圈221、222之间生成电容。

内侧接地电极60设置于非磁性体片11a上。内侧接地电极60例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。

内侧接地电极60分别形成为大致矩形状，且沿X轴方向延伸。内侧接地电极60的一端部分别从第一侧面115露出，内侧接地电极60的另一端部分别从第三侧面117露出。内侧接地电极60从层叠方向观察，与第一线圈211、212以及第二线圈221、222重叠。

第一接地端子51、第二接地端子52例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。第一接地端子51、第二接地端子52例如通过将导电性材料涂覆并烧成于层叠体1的表面而被形成。第一接地端子51、第二接地端子52分别形成为コ字状。

第一接地端子51设置于第一侧面115。第一接地端子51的一端部从第一侧面115侧折返地设置于第一端面111。第一接地端子51的另一端部从第一侧面115侧折返地设置于第二端面112。第一接地端子51将内侧接地电极60的一端部与安装基板的接地线电连接。

第二接地端子52设置于第三侧面117。第二接地端子52的形状与第一接地端子51的形状相同，因此省略其说明。第二接地端子52将内侧接地电极60的另一端部与安装基板的接地线电连接。

接下来，对电子部件10的制造方法进行说明。

如图3所示，将第一线圈211、212以及第二线圈221、222的材料与内侧接地电极60的材料分别例如通过打印等涂覆于不同的非磁性体片11a。

而且，将涂覆有第一线圈211、212以及第二线圈221、222的材料的非磁性体片11a与涂覆有内侧接地电极60的材料的非磁性体片11a层叠并烧制，而获得具备共模扼流线圈2以及内侧接地电极60的层叠体1。

然后，将第一线圈端子41～第四线圈端子44的材料例如通过打印等涂覆于层叠体1的表面，将第一接地端子51、第二接地端子52的材料例如通过打印等涂覆于层叠体1的表面，烧成这些材料，而在层叠体1的表面形成第一线圈端子41～第四线圈端子44以及第一接地端子51、第二接地端子52。这样，制造电子部件10。

根据上述电子部件10，内侧接地电极60配置于沿层叠方向相互对置的两个第一线圈211、212之间。由此，内侧接地电极60在与第一线圈211、212以及第二线圈221、222之间生成电容，作为等效电路，成为所谓的T型LC滤波构造。因此，与以往的π型LC滤波构造相比，能够以较小的电容值获得共振，从而能够减少信号透过特性Sdd21的劣化，抑制信号品质的降低。

另外，内侧接地电极60配置于沿层叠方向相互对置的两个第一线圈211、212之间，因此与将内侧接地电极60配置于第一线圈与第二线圈之间的情况相比，第一线圈211、212与第二线圈221、222之间的耦合增强，从而能够减少信号透过特性Sdd21的劣化，抑制信号品质的降低。换言之，内侧接地电极60被相同的第一线圈211、212夹着，因此当在第一线圈211、212与第二线圈221、222流经差动模式信号的情况下，在内侧接地电极60，不产生第一线圈211～第二线圈222的磁通量的相互抵消，不残留磁通量。由此，第一线圈211、212与第二线圈221、222之间的耦合增强，从而信号透过特性Sdd21良好。

图4表示本发明(将内侧接地电极配置于两个第一线圈之间的构造)与现有例(将内侧接地电极配置于第一线圈与第二线圈之间的构造)的比较。在图4中，横轴表示频率，纵轴表示耦合系数。如图4所示，本发明(实线)与现有例(双点划线)相比，耦合系数提高。

根据上述电子部件10，两个第一线圈211、212夹在一方的第二线圈221与另一方的第二线圈222之间，因此第一线圈211、212与第二线圈221、222之间的耦合增强。

(第二实施方式)

图5是表示本发明的电子部件的第二实施方式的YZ剖视图。第二实施方式与第一实施方式相比，设置有外侧接地电极的结构不同。以下，对该不同的结构进行说明。此外，在第二实施方式中，与第一实施方式相同的附图标记表示与第一实施方式相同的结构，因此省略其说明。

如图5所示，在第二实施方式的电子部件10A中，在第一线圈211～第二线圈222的层叠方向的最上位置配置一方的第二线圈221，在该第二线圈221的层叠方向的外侧(上侧)设置有与第二线圈221对置的外侧接地电极61。外侧接地电极61配置于层叠体1(非磁性体11)内。

外侧接地电极61例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。外侧接地电极61形成为大致矩形状，且沿X轴方向延伸。

外侧接地电极61的一端部从第一侧面115露出，并电连接于第一接地端子51。外侧接地电极61的另一端部从第三侧面117露出，并电连接于第二接地端子52。外侧接地电极61从层叠方向观察，与第一线圈211、212以及第二线圈221、222重叠。

图6是电子部件10A的等效电路图。如图6所示，在第一线圈端子41与第三线圈端子43之间连接有由两个第一线圈211、212构成的第一线圈组2a。在第二线圈端子42与第四线圈端子44之间连接有由两个第二线圈221、222构成的第二线圈组2b。内侧接地电极60与第一线圈组2a对置地配置，外侧接地电极61与第二线圈组2b对置地配置。换言之，作为等效电路，成为所谓的T型LC滤波构造。

根据上述电子部件10A，外侧接地电极61配置于一方的第二线圈221的层叠方向的外侧，因此能够取得第一线圈211、212与接地之间的电容值和第二线圈221、222与接地之间的电容值的匹配，来提高电特性。

此外，也可以将外侧接地电极设置于第一线圈、第二线圈的层叠方向的最下位置的第二线圈的层叠方向的外侧。

(第三实施方式)

图7是表示本发明的电子部件的第三实施方式的YZ剖视图。第三实施方式与第一实施方式相比，设置有外侧接地电极的结构不同。以下，对该不同的结构进行说明。此外，在第三实施方式中，与第一实施方式相同的附图标记表示与第一实施方式相同的结构，因此省略其说明。

如图7所示，在第三实施方式的电子部件10B中，在第一线圈211～第二线圈222的层叠方向的最上位置以及最下位置配置第二线圈221、222。在一方的第二线圈221的层叠方向的外侧(上侧)设置有与第二线圈221对置的第一外侧接地电极61。在另一方的第二线圈222的层叠方向的外侧(下侧)设置有与第二线圈222对置的第二外侧接地电极62。第一外侧接地电极61、第二外侧接地电极62配置于层叠体1(非磁性体11)内。

第一外侧接地电极61、第二外侧接地电极62例如由Ag、Ag-Pd、Cu、Ni等导电性材料构成。第一外侧接地电极61、第二外侧接地电极62形成为大致矩形状，且沿X轴方向延伸。

第一外侧接地电极61、第二外侧接地电极62的每一个的一端部从第一侧面115露出，并电连接于第一接地端子51。第一外侧接地电极61、第二外侧接地电极62的每一个的另一端部从第三侧面117露出，并电连接于第二接地端子52。第一外侧接地电极61、第二外侧接地电极62从层叠方向观察，与第一线圈211、212以及第二线圈221、222重叠。

根据上述电子部件10B，第一外侧接地电极61、第二外侧接地电极62配置于两个第二线圈221、222的每一个的外侧，因此能够取得第一线圈211、212与接地之间的电容值和第二线圈221、222与接地之间的电容值的匹配，来提高电特性。另外，能够形成上下对称的芯片构造，因此能够取得在烧制时产生的收缩、应力平衡。

(第四实施方式)

图8是表示本发明的电子部件的第四实施方式的YZ剖视图。第四实施方式与第三实施方式相比，层叠体的结构不同。以下，对该不同的结构进行说明。此外，在第四实施方式中，与第三实施方式相同的附图标记表示与第三实施方式相同的结构，因此省略其说明。

如图8所示，在第四实施方式的电子部件10C中，层叠体1C包含非磁性体11以及夹着非磁性体11的层叠方向的上下的磁性体12。换言之，绝缘层包含非磁性体片11a与磁性体片12a。磁性体12由铁氧体等磁性体材料构成。

第一线圈211～第二线圈222配置于非磁性体11内。内侧接地电极60与第一外侧接地电极61、第二外侧接地电极62配置于非磁性体11内。

根据上述电子部件10C，第一线圈211～第二线圈222以及第一外侧接地电极61、第二外侧接地电极62配置于非磁性体11内，非磁性体11的上下被磁性体12夹着，因此第一线圈211～第二线圈222的磁通量集中于上下的磁性体12。因此，在第一线圈211～第二线圈222的单体环绕的磁通量变小，从而在第一线圈211～第二线圈222共通环绕的磁通量增多。因此，能够加强第一线圈211、212与第二线圈221、222之间的耦合，因此能够进一步减少信号透过特性Sdd21的劣化。换言之，共模阻抗增高，差动模式阻抗降低。

此外，也可以省略第一外侧接地电极、第二外侧接地电极的至少一方。

(第五实施方式)

图9是表示本发明的电子部件的第五实施方式的YZ剖视图。第五实施方式与第四实施方式相比，外侧接地电极的位置不同。以下，对该不同的结构进行说明。此外，在第五实施方式中，与第四实施方式相同的附图标记表示与第四实施方式相同的结构，因此省略其说明。

如图9所示，在第五实施方式的电子部件10D中，第一外侧接地电极61配置于上侧的磁性体12内，第二外侧接地电极62配置于下侧的磁性体12内。

根据上述电子部件10D，能够将第一外侧接地电极61、第二外侧接地电极62配置于与配置有第一线圈211～第二线圈222的非磁性体11不同的磁性体12，从而能够缓和针对非磁性体11的电极集中所带来的应力增加，进而抑制构造缺陷、可靠性降低。另外，使非磁性体11的厚度变薄，能够缩短上下的磁性体12、12之间的距离，而更加加强共模噪声流经的情况下的磁通量。因此，共模噪声的电感以及阻抗增大，从而能够增大共模噪声衰减特性Scc21中的衰减特性。

(第六实施方式)

图10是表示本发明的电子部件的第六实施方式的YZ剖视图。图11是表示本发明的电子部件的第六实施方式的XY剖视图。第六实施方式与第五实施方式相比，内侧接地电极以及外侧接地电极的结构不同。以下，仅对该不同的结构进行说明。此外，在第六实施方式中，与第五实施方式相同的附图标记表示与第五实施方式相同的结构，因此省略其说明。

如图10与图11所示，在第六实施方式的电子部件10E中，内侧接地电极60E从层叠方向观察，与和内侧接地电极60E对置的第一线圈211、212重叠，不与第一线圈211、212的内径部分重叠。

相同地，第一外侧接地电极61E从层叠方向观察，与和第一外侧接地电极61E对置的一方的第二线圈221重叠，不与一方的第二线圈221的内径部分重叠。第二外侧接地电极62E从层叠方向观察，与和第二外侧接地电极62E对置的另一方的第二线圈222重叠，不与另一方的第二线圈222的内径部分重叠。

若具体地叙述，则内侧接地电极60E从层叠方向观察，具有与第一线圈211、212的内径部分大致相同的大小的内径部分600。内侧接地电极60E的内径部分600从层叠方向观察，与第一线圈211、212的内径部分重叠。此外，第一线圈211～第二线圈222的内径部分从层叠方向观察，全部为相同的大小。

相同地，第一外侧接地电极61E从层叠方向观察，具有与一方的第二线圈221的内径部分大致相同的大小的内径部分610。第二外侧接地电极62E从层叠方向观察，具有与另一方的第二线圈222的内径部分大致相同的大小的内径部分620。

根据上述电子部件10E，内侧接地电极60E从层叠方向观察，不与第一线圈211、212的内径部分重叠，第一外侧接地电极61E、第二外侧接地电极62E从层叠方向观察，不与第二线圈221、222的内径部分重叠。由此，第一线圈211～第二线圈222的磁通量不被内侧、外侧接地电极60E、61E、62E遮蔽，从而能够抑制磁通量的损失的影响引起的特性劣化。

(第七实施方式)

图12是表示本发明的电子部件的第七实施方式的YZ剖视图。图13A与图13B是表示本发明的电子部件的第七实施方式的XY剖视图。第七实施方式与第六实施方式相比，内侧接地电极以及外侧接地电极的结构不同。以下，仅对该不同的结构进行说明。此外，在第七实施方式中，与第六实施方式相同的附图标记表示与第六实施方式相同的结构，因此省略其说明。

如图12、图13A、图13B所示，在第七实施方式的电子部件10F中，内侧接地电极60F从层叠方向观察，具有与和内侧接地电极60F对置的第一线圈211、212的图案类似的图案。若具体叙述，则内侧接地电极60F的图案呈具有与第一线圈211、212的图案相同的内径、线宽度以及线间距的螺旋形状，并且，配置于与第一线圈211、212的图案相互重叠的位置。

相同地，第一外侧接地电极61F从层叠方向观察，具有与和第一外侧接地电极61F对置的一方的第二线圈221的图案类似的图案。换言之，第一外侧接地电极61F呈具有与第二线圈221的图案相同的内径、线宽度以及线间距的螺旋形状，并且，配置于与第二线圈221的图案相互重叠的位置。

相同地，第二外侧接地电极62F从层叠方向观察，具有与和第二外侧接地电极62F对置的另一方的第二线圈222的图案类似的图案。换言之，第二外侧接地电极62F呈具有与第二线圈222的图案相同的内径、线宽度以及线间距的螺旋形状，并且，配置于与第二线圈222的图案相互重叠的位置。

根据上述电子部件10F，内侧接地电极60F从层叠方向观察，具有与第一线圈211、212的图案类似的图案，第一外侧接地电极61F、第二外侧接地电极62F从层叠方向观察，具有与第二线圈221、222的图案类似的图案。由此，能够将内侧、外侧接地电极60F、61F、62F的层叠方向的表面积抑制为最小，而高效地取得电容。另外，能够缩小内侧、外侧接地电极60F、61F、62F的层叠方向的表面积，因此能够减少内侧、外侧接地电极60F、61F、62F与层叠体1C的线膨胀系数的差所引起的应力的产生。

(第八实施方式)

图14是表示本发明的电子部件的第八实施方式的YZ剖视图。图15A与图15B是表示本发明的电子部件的第八实施方式的XY剖视图。第八实施方式与第七实施方式相比，内侧接地电极以及外侧接地电极的结构不同。以下，仅对该不同的结构进行说明。此外，在第八实施方式中，与第七实施方式相同的附图标记表示与第七实施方式相同的结构，因此省略其说明。

如图14、图15A、图15B所示，在第八实施方式的电子部件10G中，第一外侧接地电极61G、第二外侧接地电极62G的层叠方向的表面积分别比内侧接地电极60G的层叠方向的表面积大。若具体叙述，则内侧、外侧接地电极60G、61G、62G形成为螺旋形状，第一外侧接地电极61G、第二外侧接地电极62G的螺旋的长度分别比内侧接地电极60G的螺旋的长度长。在该实施方式中，内侧接地电极60G的匝数为一匝，第一外侧接地电极61G、第二外侧接地电极62G的匝数为两匝。

根据上述电子部件10G，第一外侧接地电极61G、第二外侧接地电极62G的层叠方向的表面积比内侧接地电极60G的层叠方向的表面积大，因此即使磁性体12内的第一外侧接地电极61G与非磁性体11内的第二线圈221之间的距离和磁性体12内的第二外侧接地电极62G与非磁性体11内的第二线圈222之间的距离比非磁性体11内的内侧接地电极60G与非磁性体11内的第一线圈211、212之间的距离大，第一线圈211、212与接地之间的电容值和第二线圈221、222与接地之间的电容值也成为大致相同，从而电特性提高。

另外，第一外侧接地电极61G、第二外侧接地电极62G的螺旋的长度比内侧接地电极60G的螺旋的长度长，因此能够以简单的结构，使第一外侧接地电极61G、第二外侧接地电极62G的层叠方向的表面积比内侧接地电极60G的层叠方向的表面积大。

此外，第一外侧接地电极、第二外侧接地电极的螺旋的长度与内侧接地电极的螺旋的长度相同，因此第一外侧接地电极、第二外侧接地电极的线宽度也可以比内侧接地电极的线宽度大，第一外侧接地电极、第二外侧接地电极的层叠方向的表面积只要比内侧接地电极的层叠方向的表面积大即可。

优选第一外侧接地电极、第二外侧接地电极的层叠方向的表面积也可以为内侧接地电极的层叠方向的表面积的2.2倍～3.8倍，进一步优选也可以为3.0倍。由此，电特性进一步提高。

[表1]示出了第一外侧接地电极、第二外侧接地电极的层叠方向的表面积相对于内侧接地电极的层叠方向的表面积的比例与共模噪声Scc21的峰值衰减量的关系。

[表1]

如[表1]所示，若为2.2倍～3.8倍，则能够将共模噪声Scc21的峰值衰减量形成为40dB以上。另外，能够以3.0倍获得最大的衰减量。

(第九实施方式)

图16是表示本发明的电子部件的第九实施方式的立体图。第九实施方式与第五实施方式相比，具有静电放电元件的结构不同。以下，仅对该不同的结构进行说明。此外，在第九实施方式中，与第五实施方式相同的附图标记表示与第五实施方式相同的结构，因此省略其说明。

如图16所示，在第九实施方式的电子部件10H中，具有静电放电元件(ESD(Electro-Static Discharge)元件)3。静电放电元件3设置于层叠体1C，且位于比第二外侧接地电极62更靠下侧。静电放电元件3经由第一线圈端子41～第四线圈端子44连接于第一线圈211、212以及第二线圈221、222，经由第一接地端子51、第二接地端子52连接为接地。

静电放电元件3包含第一放电电极31～第五放电电极35。第一放电电极31～第五放电电极35被上下的磁性体片12a夹着。第一放电电极31～第四放电电极34沿Y轴方向延伸。第五放电电极35沿X轴方向延伸。

第一放电电极31的一端部从第二侧面116的第一侧面115侧露出，第一放电电极31的另一端部位于磁性体12的Y方向的中央。第二放电电极32的一端部从第二侧面116的第三侧面117侧露出，第二放电电极32的另一端部位于磁性体12的Y方向的中央。

第三放电电极33的一端部从第四侧面118的第一侧面115侧露出，第三放电电极33的另一端部位于磁性体12的Y方向的中央。第四放电电极34的一端部从第四侧面118的第三侧面117侧露出，第四放电电极34的另一端部位于磁性体12的Y方向的中央。

第五放电电极35的一端部位于第一放电电极31的另一端部与第三放电电极33的另一端部之间的间隙。在第五放电电极35的一端部与第一放电电极31的另一端部之间设置有放电用的间隙。在第五放电电极35的一端部与第三放电电极33的另一端部之间设置有放电用的间隙。

第五放电电极35的另一端部位于第二放电电极32的另一端部与第四放电电极34的另一端部之间的间隙。在第五放电电极35的另一端部与第二放电电极32的另一端部之间设置有放电用的间隙。在第五放电电极35的另一端部与第四放电电极34的另一端部之间设置有放电用的间隙。

第五放电电极35的一端部从第一侧面115露出。第五放电电极35的另一端部从第三侧面117露出。

此外，在放电用的间隙也可以不存在任意的部件，或者也可以填充有容易放电的材料。作为容易放电的材料的一个例子，包含涂膜粒子与半导体粒子。涂膜粒子是利用氧化铝等无机材料表面涂层有Cu等金属粒子的表面的粒子。半导体粒子是SiC等半导体材料的粒子。涂膜粒子与半导体粒子优选分散地配置。使涂膜粒子与半导体粒子分散，从而短路的防止、放电开始电压等的ESD特性的调整变得容易。

第一放电电极31的一端部经由第一线圈端子41与第一线圈211的引出电极211a电连接。第二放电电极32的一端部经由第二线圈端子42与第二线圈221的引出电极221a电连接。

第三放电电极33的一端部经由第三线圈端子43与第一线圈212的引出电极212a电连接。第四放电电极34的一端部经由第四线圈端子44与第二线圈222的引出电极222a电连接。

第五放电电极35的一端部经由第一接地端子51与安装基板的接地线电连接。第五放电电极35的另一端部经由第二接地端子52与安装基板的接地线电连接。

根据上述电子部件10H，具有静电放电元件3，因此能够进行针对第一线圈211、212以及第二线圈221、222的静电的对策。换言之，在静电放电元件3产生ESD放电，从而能够经由第一接地端子51、第二接地端子52，向大地分散ESD，而能够减小向信号线流经的ESD电压。

此外，本发明不限定于上述的实施方式，能够在不脱离本发明的主旨的范围内进行设计变更。例如，也可以使第一实施方式至第九实施方式的各自的特征点各种组合。例如，也可以在第二实施方式组合第五实施方式，若具体叙述，则在第二实施方式中，层叠体包含非磁性体与上下的磁性体，第一线圈、第二线圈配置于非磁性体内，外侧接地电极配置于磁性体内。

在上述实施方式中，第一线圈以及第二线圈分别为两个，但也可以为三个以上。

在上述实施方式中，关于第一线圈与第二线圈的排列，从上向下按顺序排列第二线圈、第一线圈、第一线圈、第二线圈，但也可以按顺序排列第一线圈、第一线圈、第二线圈、第二线圈。此时，也可以将内侧接地电极配置于两个第一线圈之间与两个第二线圈之间。