1.一种低功耗低噪声电流反馈型仪表放大器，由输入预处理电路I0、运算跨导放大电路I1和电容反馈网络I2组成；其特征在于：
所述运算跨导放大电路I1包括输入跨导支路和反馈跨导支路；输入跨导支路由PMOS晶体管PM10、PMOS晶体管PM11和PMOS晶体管PM14构成；反馈跨导支路由PMOS晶体管PM12、PMOS晶体管PM13和PMOS晶体管PM15构成；
在晶体管长度相同的情况下，输入跨导差分晶体管对即PMOS晶体管PM10及PMOS晶体管PM11的宽长比是反馈跨导差分晶体管对即PMOS晶体管PM12及PM13的宽长比的N倍，且偏置晶体管对即PMOS晶体管PM14宽长比是PMOS晶体管PM15的宽长比的N倍；上述N大于1。
2.根据权利要求1所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：所述N的取值范围为1～10之间。
3.根据权利要求1或2所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：输入预处理电路I0的同相输入端VIP0形成该放大器的同相输入端VIP，输入预处理电路I0的反相输入端VIN0形成该放大器的反相输入端VIN；输入预处理电路I0的差分同相输出端VOUTP0接运算跨导放大电路I1的同相差分输入端VIP1；输入预处理电路I0的差分反相输出端VOUTN0接运算跨导放大电路I1的反相差分输入端VIN1；运算跨导放大电路I1的同相反馈输入端VFBP接电容反馈网络I2的同相输出端VOUTP2；运算跨导放大电路I1的反相反馈输入端VFBN接电容反馈网络I2的反相输出端VOUTN2；运算跨导放大电路I1的同相输出端VOUTP1与电容反馈网络I2的同相输入端VIP2相连后，形成该放大器的同相输出端VOUTP；运算跨导放大电路I1的反相输出端VOUTN1与电容反馈网络I2的反相输入端VIN2相连后，形成该放大器的反相输出端VOUTN；输入预处理电路I0的同相时钟输入端CLK、电容反馈网络I2的同相时钟输入端CLK和运算跨导放大电路I1的同相时钟输入端CLK相连后，形成该放大器的同相时钟输入端CLK；输入预处理电路I0的反相时钟输入端CLK_N、电容反馈网络I2的反相时钟输入端CLK_N和电容反馈网络I2的反相时钟输入端CLK_N和运算跨导放大电路I1的反相时钟输入端CLK_N相连后，形成该放大器的反相时钟输入端CLK_N；输入预处理电路I0的输入电压参考端VREF_IN形成该放大器的输入电压参考端VREF_IN。
4.根据权利要求1所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：所述运算跨导放大电路I1包含14个PMOS晶体管PM10～PM24，12个NMOS晶体管NM12～NM21，2个电容C10～C11，以及2个电阻R10～R11；PMOS晶体管PM10的栅端形成该运算跨导放大电路I1的同相差分输入端VIP1；PMOS晶体管PM11的栅端形成该运算跨导放大电路I1的反相差分输入端VIN1；PMOS晶体管PM13的栅端形成该运算跨导放大电路I1的同相反馈输入端VFBP；PMOS晶体管PM12的栅端形成该运算跨导放大电路I1的反相反馈输入端VFBN；PMOS晶体管PM10的源端、PMOS晶体管PM11的源端、PMOS晶体管PM10端的阱接触端、PMOS晶体管PM11的阱接触端和PMOS晶体管PM14的漏端相连接；PMOS晶体管PM12的源端、PMOS晶体管PM13的源端、PMOS晶体管PM12的阱接触端、PMOS晶体管PM13的阱接触端和PMOS晶体管PM15的漏端相连接；PMOS晶体管PM14的栅端、PMOS晶体管PM15的栅端、PMOS晶体管PM20的栅端和PMOS晶体管PM21的栅端相连后，形成该运算跨导放大电路I1的输入偏置端VBP1；PMOS晶体管PM18的栅端和PMOS晶体管PM19的栅端相连后，形成该运算跨导放大电路I1的输入偏置端VBP2；PMOS晶体管PM24的栅端、PMOS晶体管PM27的栅端、NMOS晶体管NM15的栅端和NMOS晶体管NM16的栅端相连后，形成该运算跨导放大电路I1的同相时钟输入端CLK；PMOS晶体管PM25的栅端、PMOS晶体管PM26的栅端、NMOS晶体管NM14的栅端和NMOS晶体管NM16的栅端相连后，形成该运算跨导放大电路I1的反相时钟输入端CLK_N；PMOS晶体管PM24的源端、PMOS晶体管PM26的源端和PMOS晶体管PM18的漏端相连接；PMOS晶体管PM25的源端、PMOS晶体管PM27的源端和PMOS晶体管PM19的漏端相连接；PMOS晶体管PM24的漏端、PMOS晶体管PM25的漏端和PMOS晶体管PM16的源端相连接；PMOS晶体管PM16的栅端和PMOS晶体管PM17的栅端相连后，形成该运算跨导放大电路I1的输入偏置端VPBC；PMOS晶体管PM26的漏端、PMOS晶体管PM27的漏端和PMOS晶体管PM17的源端相连接；PMOS晶体管PM22的源端、PMOS晶体管PM23的源端、PMOS晶体管PM20的漏端和PMOS晶体管PM21的漏端相连接；PMOS晶体管PM22的栅端、电阻R10的一端、PMOS晶体管PM16的漏端和NMOS晶体管NM12的漏端相连接；PMOS晶体管PM23的栅端、电阻R11的一端、PMOS晶体管PM17的漏端和NMOS晶体管NM13的漏端相连接；PMOS晶体管PM22的漏端、NMOS晶体管NM20的漏端和电容C10的一端相连后，形成该运算跨导放大电路I1的同相输出端VOUTP1；PMOS晶体管PM23的漏端、NMOS晶体管NM21的漏端、电容C11的一端相连后，形成该运算跨导放大电路I1的反相输出端VOUTN1；NMOS晶体管NM18的栅端和NMOS晶体管NM19的栅端相连后，形成该运算跨导放大电路I1的共模反馈输入端VCMFB1；PMOS晶体管PM10的漏端、PMOS晶体管PM12的漏端、NMOS晶体管NM14的源端、NMOS晶体管NM15的源端和NMOS晶体管NM18的漏端相连接；PMOS晶体管PM11的漏端、PMOS晶体管PM13的漏端、NMOS晶体管NM16的源端、NMOS晶体管NM17的源端和NMOS晶体管NM19的漏端相连接；NMOS晶体管NM14的漏端、NMOS晶体管NM16的漏端和NMOS晶体管NM12的源端相连接；NMOS晶体管NM15的漏端、NMOS晶体管NM17的漏端和NMOS晶体管NM13的源端相连接；NMOS晶体管NM12的栅端和NMOS晶体管NM13的栅端相连后，形成该运算跨导放大电路I1的输入偏置端VBNC；NMOS晶体管NM20的栅端和NMOS晶体管NM21的栅端相连后，形成该运算跨导放大电路I1的共模反馈输入端VCMFB2；电阻R10的另一端和电容C10的另一端相连接，电阻R11的另一端电容C11的另一端相连接；PMOS晶体管PM15～PM23的阱接触端、PMOS晶体管PM14～PM15的源端和PMOS晶体管PM20～PM21的源端同时接电源端VDD；NMOS晶体管NM12～NM21的阱接触端和NMOS晶体管NM18～NM21的源端同时接地端GND。
5.根据权利要求1所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：所述输入预处理电路I0包含4个PMOS晶体管PM0～PM3，2个开关电路SW0～SW1，以及2个电容C0～C1；开关电路SW0的输入端IN形成该输入预处理电路I0的同相输入端VIP0；开关电路SW1的输入端IN形成该输入预处理电路I0的反相输入端VIN0；开关电路SW0的同相时钟输入端CLK和开关电路SW1的同相时钟输入CLK相连后，形成该输入预处理电路I0的同相时钟输入端CLK；开关电路SW0的反相时钟输入端CLK_N和开关电路SW1的反相时钟输入端CLK_N相连后，形成该输入预处理电路I0的反相时钟输入端CLK_N；开关电路SW0的同相输出端VOP、开关电路SW1的反相输入端VON与电容C0的一端连接；开关电路SW1的同相输出端VOP、开关电路SW0的反相输出端VON与电容C1的一端连接；PM0管的漏端、PM1管的源端、PM0管的栅端PM1管的栅端连接在一起；PM3管的漏端、PM2管的源端、PM3管的栅端和PM2管的栅端连接在一起；PMOS晶体管PM0的源端与PMOS晶体管PM3的源端相连后，形成该输入预处理电路I0的输入电压参考端VREF_IN；电容C0的另一端与PMOS晶体管PM1的漏端相连后，形成该输入预处理电路I0的同相输出端VOUTP0；电容C1的另一端与PMOS晶体管PM2的漏端相连后，形成该输入预处理电路I0的反相输出端VOUTN0。
6.根据权利要求1所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：所述电容反馈网络I2包含4个PMOS晶体管PM40～PM43，4个电容C20～C23，以及2个开关电路SW30～SW31；开关电路SW30的输入端IN形成该电容反馈网络I2的同相输入端VIP2；开关电路SW31的输入端IN形成该电容反馈网络I2的反相输入端VIN2；开关电路SW30的同相输出端VOP、开关电路SW31的反相输出端VON、PMOS晶体管PM40的源端与电容C20的一端连接；开关电路SW30管的反相输出端VON、开关电路SW31管的同相输出端VOP、PM42管的源端与电容C21的一端连接；开关电路SW30的同相时钟输入端CLK和开关电路SW31的同相时钟输入CLK相连后，形成该电容反馈网络I2的同相时钟输入端CLK；开关电路SW30的反相时钟输入端CLK_N和开关电路SW31的反相时钟输入端CLK_N相连后，形成该电容反馈网络I2的反相时钟输入端CLK_N；PMOS晶体管PM40的漏端、PMOS晶体管PM41的源端、PMOS晶体管PM40的栅端和PMOS晶体管PM41的栅端相连接；PMOS晶体管PM42的漏端、PMOS晶体管PM43的源端、PMOS晶体管PM41的栅端和PMOS晶体管PM43的栅端相连接；PMOS晶体管PM41的漏端、电容C20的另一端和电容C22的一端相连后，形成该电容反馈网络I2的同相输出端VOUTP2；PMOS晶体管PM43的漏端、电容C21的另一端、电容C23的一端相连后，形成该电容反馈网络I2的反相输出端VOUTN2；电容C22的另一端和电容C23的另一端同时接地。
7.根据权利要求5或6所述的一种低功耗低噪声电流反馈型仪表放大器，其特征在于：所述开关电路包含NMOS晶体管NM0和NM1；NMOS晶体管NM0的源端和NMOS晶体管NM1的源端相连后，形成该开关电路的输入端IN；NMOS晶体管NM0的衬底接触端与NMOS晶体管NM1的衬底接触端同时接低电平；NMOS晶体管NM0的栅端形成该开关电路的同相时钟输入端CLK，NMOS晶体管NM1的栅端形成该开关电路的反相时钟输入端CLK_N；NMOS晶体管NM0的漏端形成该开关电路的同相输出端VOP，NMOS晶体管NM1的漏端形成该开关电路的反向输出端VON。