一种应用于流水线型模数转换器的前台校准电路及校准方法与流程

本发明涉及集成电路技术领域，特别涉及一种应用于流水线型模数转换器的前台校准电路及校准方法。

背景技术：

随着半导体技术的迅速发展，高速高精度模数转换器已广泛应用于数字通讯、军事雷达等领域。流水线模数转换器作为目前主流的ADC产品之一，能够很好的兼顾速度与精度的要求。在流水线模数转换器中，运放的功耗占主要部分，为了降低对运放的要求，常采用数字校准方法；电容失配也是制约模数转换器的性能的一个原因，因此往往需要同时校准运放增益和电容失配。

带有局部正反馈的运放，因为其输出阻抗在理想情况下可以接近无限大，因此可以在低功耗下实现超高增益，减小有限增益带来的非线性，但局部正反馈运放的增益往往受到工艺、温度和电源电压的影响，如果没有调节功能，那么其增益达不到理想值；电容的匹配精度在CMOS工艺中一般只有10位左右，而为了降低功耗一般需要很小的电容值，所以匹配精度不到10位，严重降低流水线型模数转换器的精度。

技术实现要素：

发明目的：针对上述现有技术的不足，本发明提出通过模数转换器的输出编码来调节带有局部正反馈运放的增益，使其增益达到最优值，该校准方法简洁高效，且同时和电容失配校准方法融合在一起，在芯片上电时短时间内校准运放增益和电容失配，从而使得模数转换器达到很高的性能，且节省功耗。该校准方法工作在前台，因此避免了后台校准中经常出现的收敛时间过长的问题，也节省了数字本身的功耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于流水线型模数转换器的前台校准电路，其特征在于：包括带有局部正反馈的放大器、后级模数转换器、延迟对齐求和单元、加法器、累加平均器、寄存器、校准状态机、减法器、子DAC、n bit子ADC、常数模块、固定模拟输入信号模块、第一开关、第二开关、第三开关和第四开关；其中，

所述减法器的同相输入端和n bit子ADC模块的输入端均通过第一开关接输入信号Vin、同时均通过第二开关接固定模拟输入信号模块的输出端，减法器的反相输入端接子DAC的输出端；

所述子DAC设有两个输入端，一个输入端通过第三开关接n bit子ADC的输出端，另一个输入端通过第四开关接常数模块的输出端；

所述带有局部正反馈的放大器的等效输入端接减法器的输出端、等效输出端接后级模数转换器的输入端；

所述延迟对齐求和单元设有两个输入端，一个输入端接后级模数转换器的输出端，另一个输入端通过第三开关连接n bit子ADC的输出端、同时通过第四开关连接常数模块的输出端；

所述加法器设有两个输入端，分别连接延迟对齐求和单元的输出端和寄存器的输出端；加法器输出经过校准的数字信号Dout；

所述累加平均器设有两个输入端，分别连接延迟对齐求和单元的输出端和校准状态机的一个输出端；累加平均器的输出端连接到寄存器的输入端；

所述校准状态机设有四个输出端，分别连接累加平均器的一个输入端、第三开关和第四开关的控制端、第一开关和第二开关的控制端、固定模拟输入信号模块的输入端。

作为优选，所述带有局部正反馈的放大器包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管，其中：

所述第一NMOS管的栅极信号INM和第二NMOS管的栅极信号INP相减形成带有局部正反馈的放大器的等效输入端；第一NMOS管的漏极接第八NMOS管和第九NMOS管的漏极，同时接第四NMOS管的源极，第一NMOS管的源极接第二NMOS管的源极，同时接第三NMOS的漏极；第二NMOS管的漏极接第十二NMOS管和第十三NMOS管的漏极，同时接第五NMOS管的源极，第二NMOS管的源极接第三NMOS管的漏极，第三NMOS管的栅极接偏置信号Vbiasn，第三NMOS管的源极接地；

所述第四NMOS管的栅极接第五NMOS管的栅极，同时接偏置信号Vcasn，第四NMOS管的漏极接第三PMOS管的漏极，同时输出输出信号Vop；第五NMOS管的漏极接第四PMOS管的漏极，同时输出输出信号Vom，输出信号Vop和Vom的差作为带有局部正反馈的放大器的等效输出信号；

所述第一PMOS管的源极接第二PMOS管的源极，同时接到电源Vdd，第一PMOS管的栅极接第二PMOS管的栅极，并接到偏置信号Vbiasn，第一PMOS管的漏极接第三PMOS管的源极，第二PMOS管的漏极接第四PMOS管的源极；第三PMOS管的栅极接第四PMOS管的栅极同时接偏置信号Vcasn；

所述第八NMOS管的栅极接第四NMOS管的漏极，第八NMOS管的源极接第六NMOS管的漏极，第六NMOS管的栅极接控制电压Vgain,同时接校准状态机的一个输出，第六NMOS管的源极接地；第九NMOS管的栅极接第五NMOS管的漏极，第九NMOS管的源极接第七NMOS管的漏极，第七NMOS管的栅极接电源，第七NMOS管的源极接地；

所述第十二NMOS管的源极接第十NMOS管的漏极，第十二NMOS管的栅极接第五NMOS管的漏极，第十NMOS管栅极接控制电压Vgain,同时接校准状态机的一个输出，第十NMOS管的源极接地；第十三NMOS管的源极接第十一NMOS管的漏极，第十三NMOS管的栅极接第四NMOS管的漏极，第十一NMOS管的栅极接电源，第十一NMOS的源极接地。

本发明的应用于流水线型模数转换器的前台校准电路的校准方法，包括如下步骤：

步骤一、电路上电时，首先进行运放增益校准：

所述带有局部正反馈的放大器控制电压Vgain设有K个电压选择，校准状态机首先选择一个调节电压Vgain，使得带有局部正反馈的放大器的增益为对应值；校准状态机控制第一开关断开、第二开关闭合导通，固定模拟输入信号模块输入一个固定模拟量，固定模拟量的计算公式为：1/2^2n-1×Vref，其中n为nbit子ADC的位数，Vref为整个模数转换器的参考电平，所述固定模拟量输入到减法器的同相输入端，同时，校准状态机控制常数模块输出一个数字量并通过第四开关输入到子DAC的输入端，子DAC的输出信号与减法器的同相输入端的固定模拟量通过减法器相减，并通过带有局部正反馈的放大器放大后得到一个余量输出信号，所述余量信号通过后级模数转换器进行量化得到一个编码，该编码和常数模块输出的数字量一起经过延迟对齐求和单元相加得到最终的编码，该过程重复M次，并通过累加平均器对这M个数据进行求和作平均，得到平均后的编码C11；

对于同样的模拟输入信号1/2^2n-1×Vref，改变常数模块输出的数字量，通过带有局部正反馈的放大器放大后得到一个新的余量，新的余量通过后级模数转换器转换得到一个新的编码，该新的编码和常数模块输出的数字量一起经过延迟求和单元相加得到一个新的最终的编码，该过程重复M次，并通过累加平均器对这M个数据进行求和作平均，得到新的平均后的编码C12；

对两次得到的编码作差，得到有限运放增益对模数转换器的输出带来的误差，作差值E1＝C12-C11，将作差值E1存放在寄存器中；

所述校准状态机遍历K个控制电压Vgain，使得带有局部正反馈运放的增益为相应的值，重复上述过程得到E1、E2......EK的值，通过校准状态机选择最小的作差值和对应的控制电压Vgain,在下一次上电前该控制Vgain值不会改变，此时的带有局部正反馈运放的直流增益是最大的，运放增益校准结束；

步骤二、步骤一中的运放增益校准工作完成之后，控制电压Vgain被选定，此时的运放直流增益最高，进行电容失配校准：

所述校准状态机控制第一开关断开，第二开关闭合导通，固定模拟输入信号模块输入某一固定模拟量，固定模拟量的计算公式为：1/2^2n-1×Vref，其中n为n bit子ADC的位数，Vref为整个模数转换器的参考电平，该固定模拟量输入到减法器的同相输入端，同时，校准状态机控制常数模块输出一个数字量并通过第四开关输入到子DAC的输入端，子DAC的输出信号与固定模拟量输入信号通过减法器相减，并通过带有局部正反馈的放大器放大后输出余量信号，该余量信号通过后级模数转换器进行量化，量化信号和常数模块输出一起经过延迟对齐求和单元得到模数转换器在这一状态下的输出，上述过程重复H次，并通过累加平均器对这H个数据进行求和作平均，得到平均后的编码B11；

对于同样的固定模拟量，改变常数模块输出的数字量，新的余量通过后级模数转换器进行量化，量化信号和常数模块输出一起经过延迟对齐求和单元得到模数转换器在新的状态下的输出，上述过程重复H次，并通过累加平均器对这H个数据进行求和作平均，得到新的平均后的编码B12；将两个常数模块的输出对应的模数转换器的输出平均值作差，得到一个差值F1＝B12-B11，将差值F1存放在寄存器中；

通过校准状态机控制固定模拟输入信号模块，固定模拟输入信号模块输出所有的模数转换器第一级增益数模单元的理想余量传递曲线中的折叠点的信号值，折叠点的计算公式为：±i×Vref/2^2n-1，i＝1,3,5，并重复上述过程得到所有的差值F1、F2、F3、F4、F5和F6，存放在寄存器中，电容失配校准结束；

步骤三：步骤二中的电容失配校准结束后，校准状态机控制第二开关关断、第四开关关断，将固定模拟输入信号模块和常数模块断开，校准状态机控制第一开关正常工作，整个校准电路的输入信号Vin经过模数转换器转换量化后得到一个量化信号，加法器根据输入信号Vin的范围对所述量化信号加减步骤二中得到的所有差值F1、F2、F3、F4、F5和F6中的某一个量，得到最终的校准后的正确编码，输出校准后的数字信号Dout。

有益效果：本发明的前台校准方法和校准电路应用于流水线型模数转换器中，通过输入固定模拟信号，计算出不同数字输入对应的编码，平均作差，可以使得运放工作在最高增益状态，且能够计算出电容失配误差，从而校准最终的输出编码。本发明的校准电路增加了寄存器、校准状态机和固定输入信号模块等开销非常小的电路，容易实现，在数字域执行加减和移位运算，数字开销很小，且避免了后台校准中常见的收敛速度和计算复杂度较高的问题。

附图说明

图1为本发明的应用于流水线型模数转换器的前台校准电路的电路结构示意图；

图2为本发明中的带有局部正反馈的放大器的电路图；

图3为假设n＝2时，模数转换器第一级增益数模单元的理想余量传递曲线；

图4为假设n＝2时，模数转换器第一级余量曲线图，其中，实线代表理想曲线，虚线代表运放增益误差带来的余量误差和数字输出误差；

图5为假设n＝2时，模数转换器第一级余量曲线图，其中，实线代表理想曲线，虚线代表电容失配带来的余量误差和数字输出误差。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，为本发明的优选实施例的电路结构示意图，即一种应用于流水线型模数转换器的前台校准电路，包括带有局部正反馈的放大器100、后级模数转换器101、延迟对齐求和单元102、加法器103、累加平均器104、寄存器105、校准状态机106、减法器107、子DAC108、n bit子ADC109、常数模块200、固定模拟输入信号模块201、第一开关S1、第二开关S2、第三开关S3和第四开关S4，子DAC108、n bit子ADC109和后级模数转换器101构成本发明中的流水线型模数转换器。如图2为本发明中的带有局部正反馈的放大器100的电路图的实施例，包含第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4。

本发明的校准电路的校准方法工作在前台，每次模数转换器上电工作时，进行一次校准。当模数转换器上电时，首先进行运放增益校准，假设带有局部正反馈的放大器100的控制电压Vgain有K个电压选择，则校准状态机106先选择其中一个控制电压从而对应某个运放增益；校准状态机106控制第一开关S1断开、第二开关S2闭合导通，固定模拟输入信号模块201输入一个固定模拟量，模拟量的计算公式为：1/2^2n-1×Vref，其中n为n bit子ADC109的位数，Vref为整个模数转换器的参考电平。

如图3所示，为n＝2时的第一级增益数模单元的余量传递曲线，n可以为任意正整数，图3以n＝2为例说明。固定模拟信号输入模块201输入1/8×Vref，常数模块200输入的常数D1为011，该条件下对应的理想余量输出为1/2×Vref，余量通过后级模数转换器101转换得到一个编码，与常数011通过延迟求和单元102相加得到最终的编码，该过程重复M次，并求和平均，得到平均后的编码C11；对于同样的模拟输入信号1/8×Vref，改变常数输入为100，则从余量传递曲线看出其理想余量输出为-1/2×Vref，余量通过后级模数转换器101转换得到一个编码，与常数100通过延迟求和单元102相加得到最终的编码，该过程重复M次，并求和平均，得到平均后的编码C12；对两次得到的编码作差，E1＝C12-C11。如图4所示，以n＝2为例，E为有限运放增益对模数转换器的输出带来的误差。校准状态机106改变控制电压Vgain的值，重复上述过程得到E2，直到K个Vgain值全部遍历，得到E1,E2......EK的值。如果运放增益是无穷大,同时不考虑电容失配的影响，则E1＝E2＝.....＝EK＝0,对于不同的Vgain，即使存在电容失配的情况，带有局部正反馈运放增益越大则E的值越小，通过校准状态机106中的比较程序可以选择最小的E和对应的控制电压Vgain,从而每次上电时运放的增益总能自调节到最高，并且校准过程只涉及到求和平均和移位，数字开销很低。

当Vgain选定后，此时的运放直流增益是最高的，再进行电容失配校准，图5以n＝2为例进行说明，但n可以为任意正整数，电容失配会在图3的余量传递曲线的折叠点±i×Vref/8，i＝1,3,5产生误差，本发明的前台校准的思路是计算出所有折叠点的误差并存储在寄存器中，对模数转换器的输出编码加或者减去误差，即可保证模数转换器的线性度。具体的，仍然以输入为Vref/8为例，固定模拟信号输入模块201输入1/8×Vref，常数输入为011，该条件下对应的理想余量输出为1/2×Vref，余量通过后级模数转换器101转换得到一个编码，与常数011通过延迟求和单元102相加得到最终的编码，该过程重复H次，并求和平均，得到平均后的编码B11；对于同样的模拟输入信号1/8×Vref，改变常数输入为100，则从余量传递曲线看出其理想余量输出为-1/2×Vref，余量通过后级模数转换器101转换得到一个编码，与常数100通过延迟求和单元102相加得到最终的编码，该过程重复H次，并求和平均，得到平均后的编码B12；对两次得到的编码作差，F1＝B12-B11,该误差存储在寄存器中；改变固定模拟输入信号的值，分别为余量传递曲线的折叠点的值，本例中即±5/8×Vref、±3/8×Vref以及±1/8×Vref，重复上述过程，获得F1,F2,F3,F4,F5和F6的值，电容失配校准结束。

当运放增益校准和电容失配校准结束后，校准状态机106控制第二开关S2关断，第一开关S1正常工作，模数转换器转换输入信号Vin，加法器103模块根据输入信号Vin的范围对模数转换器的输出编码加减F1到F6中的某一个量，从而得到最终的校准输出编码。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。