本发明涉及高压功率集成电路领域，尤其涉及一种用于igbt栅极驱动芯片的ldmos电平移位dv/dt噪声抑制电路。
背景技术：
在节能减排、绿色环保和智能控制越来越流行的背景下，电力电子技术在各领域的发展中都起到了不可替代的作用。高压功率集成电路的应用越来越广泛，其主要应用在汽车电子、电机驱动、显示ic、音频集成电路、和开关电源等领域。功率器件在功率集成电路中极其重要，随着半导体技术的发展，igbt成为主要的功率输出器件。igbt结合了bjt和mosfet的优点，具有开关速度快、耐压高、承受电流大、热稳定性好等特点，被广泛使用在大功率应用场合。而igbt栅极驱动芯片如何更好地驱动igbt成为了电路能够稳定可靠运行的关键。
在igbt栅极驱动芯片中，均需要高压电平移位电路来实现电平的转换，而高压电平移位电路的好坏将直接影响芯片的性能，是高压集成电路中最核心的部分。现有主要的高压电平移位电路共有四种，其中ldmos高压电平移位电路成本低，可靠性较高，对封装没有特殊要求，便于集成，因而应用最广泛。在高压栅极驱动芯片的工作过程中，伴随着半桥拓扑高端igbt管的开启和关断，容易产生dv/dt噪声，而该dv/dt噪声会造成驱动电路的误触发，导致芯片高端驱动输出异常。
目前常用的dv/dt噪声抑制技术按照抑制原理主要分为两种：第一种是脉冲滤波技术，即，利用rc延时网络滤除dv/dt噪声信号。然而，为了保证芯片的正常工作，要求脉冲滤波器能滤除掉的脉冲宽度小于ldmos栅极输入的窄脉冲信号的宽度。因此，脉冲滤波技术能够滤除的脉冲宽度是有限的，其只能滤除宽度较窄的噪声；此外脉冲滤波器电路是栅极驱动芯片传输延时的主要来源之一，脉冲滤波器能滤除的脉冲宽度越宽，则传输延时越大。第二种是共模噪声抑制技术，即，利用双脉冲ldmos电平移位电路的dv/dt噪声具有共模信号的特点，有相同的波形和持续时间，而正常信号相对于两条信号传输路径是差模信号，可以有效区分正常信号和dv/dt噪声信号，从而滤除噪声。然而，应该理解，该方法对电路失配敏感，并且不能用于滤除单ldmos电平移位电路的dv/dt噪声。
图1示出了传统采用脉冲滤波技术抑制ldmos电平移位dv/dt噪声的方案。如图1所示，igbt栅极驱动芯片包括低压侧窄脉冲产生模块1、ldmos电平移位模块2、脉冲滤波模块3和输出驱动模块4，且该输出驱动模块4与外围半桥拓扑高端的igbt管q1的栅极相连。其中，低压侧窄脉冲产生模块1在输入的pwm波的上升沿和下降沿分别产生两个窄脉冲信号，以减小ldmos电平移位模块2的损耗；ldmos电平移位模块2将低压侧信号传输到高压侧；脉冲滤波模块3用以滤除ldmos电平移位dv/dt噪声；输出驱动模块4可以增加芯片的输出驱动能力。在此，噪声的产生过程如下：当半桥拓扑电路高端的igbt开启，高端浮动地vs从0开始升高到母线电压hv，高端浮动电源端vb随着高端浮动地vs的升高也同时升高，高端浮动电源端vb的变化在电平移位ldmos模块的源漏极寄生电容cds上产生电流，该电流在电阻r1、r2上产生压降，从而形成noise信号。当噪声宽度较宽而不能被脉冲滤波器完全滤除时，噪声信号会触发rs触发器，从而产生一个误触发信号，导致输出波形错误。
技术实现要素：
针对上述现有技术的不足，本发明提供一种用于igbt栅极驱动芯片的ldmos电平移位dv/dt噪声抑制电路，以替代脉冲滤波器抑制dv/dt噪声，从而减小芯片的传输延时，同时还适用于滤除单ldmos电平移位模块的dv/dt噪声。
为了实现上述目的，本发明采用如下技术方案：
一种用于igbt栅极驱动芯片的ldmos电平移位dv/dt噪声抑制电路，其中该igbt栅极驱动芯片包括低压侧窄脉冲产生模块、ldmos电平移位模块和输出驱动模块，且该输出驱动模块的输出端通过一栅极电阻与一待驱动的igbt的栅极相连，该噪声抑制电路包括：
电压检测电路，其输入端接所述igbt的栅极；
下拉电路，其输入端接所述电压检测电路的输出端；
rs触发器，其r端接所述下拉电路的第一输出端，s端接所述下拉电路的第二输出端，q端接所述输出驱动模块的输入端；
第一反相器，其输入端接所述ldmos电平移位模块的第一输出端，输出端接所述rs触发器的s端；
第二反相器，其输入端接所述ldmos电平移位模块的第二输出端，输出端接所述rs触发器的r端。
进一步地，所述ldmos电平移位模块包括：
第一电阻，其一端接所述igbt栅极驱动芯片的高端浮动电源端，另一端为所述ldmos电平移位模块的第一输出端；
第二电阻，其一端接所述igbt栅极驱动芯片的高端浮动电源端，另一端为所述ldmos电平移位模块的第二输出端；
第一ldmos管，其栅极接所述低压侧窄脉冲产生模块的输出端，源极接地，漏极接所述第一电阻的另一端；
第二ldmos管，其栅极接所述低压侧窄脉冲产生模块的输出端，源极接地，漏极接所述第二电阻的另一端。
进一步地，所述输出驱动模块包括：
第一pmos管，其栅极接所述rs触发器的q端，源极接所述igbt栅极驱动芯片的高端浮动电源端，漏极接所述输出驱动模块的输出端；以及
第一nmos管，其栅极接所述rs触发器的q端，源极接所述igbt栅极驱动芯片的高端浮动地，漏极接所述输出驱动模块的输出端。
进一步地，所述下拉电路包括：
第二nmos管，其漏极接所述rs触发器的s端，源极接所述igbt栅极驱动芯片的高端浮动地，栅极接所述电压检测电路的输出端；以及
第三nmos管，其漏极接所述rs触发器的r端，源极接所述igbt栅极驱动芯片的高端浮动地，栅极接所述电压检测电路的输出端。
进一步地，所述电压检测电路包括：
第二pmos管，其源极接所述igbt栅极驱动芯片的高端浮动电源，栅极接所述igbt的栅极；
第三电阻，其一端接所述第二pmos管的漏极，另一端接所述igbt栅极驱动芯片的高端浮动地；
第四nmos管，其源极接所述igbt栅极驱动芯片的高端浮动地，栅极接所述igbt的栅极；
第四电阻，其一端接所述第四nmos管的漏极，另一端接所述igbt栅极驱动芯片的高端浮动电源；
第三反相器，其输入端接所述第二pmos管的漏极；
或非门，其第一输入端接所述第三反相器的输出端，第二输入端接所述第四nmos管的漏极，输出端接所述下拉电路的输入端。
进一步地，所述噪声抑制电路集成在所述igbt栅极驱动芯片内。
通过采用上述技术方案，本发明具有如下有益效果：
本发明利用dv/dt噪声和igbt栅极电压之间存在的特定关系，通过检测igbt栅极电压的变化区间实现对dv/dt噪声的滤除，即，当电压检测模块检测到待驱动igbt的栅极电压发生变化时，则输出窄脉冲信号使得下拉电路将rs触发器的输入端拉低至低电位，以保持rs触发器的当前输出状态不变，实现对dv/dt噪声免疫，避免误触发，从而替代脉冲滤波器，减小芯片的传输延时，同时还能够用于滤除单ldmos电平移位电路的dv/dt噪声。此外，本发明的抑制电路还便于集成在igbt栅极驱动芯片内。
附图说明
图1示出了传统igbt栅极驱动芯片的内部结构和外围电路的示意图；
图2示出了图1中igbt栅极电压以及高端浮动电源和高端浮动地的仿真波形；
图3示出了本发明用于igbt栅极驱动芯片的ldmos电平移位dv/dt噪声抑制电路的原理图；
图4示出了图3中下拉电路的原理图；
图5a示出了图3中电压检测电路的原理图；
图5b示出了图5a中各关键节点的波形图；
图6a示出了图3中省略下拉电路和电压检测电路时各关键节点的波形图；
图6b示出了图3中各关键节点的波形图。
具体实施方式
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解。
根据图2的仿真波形显示，从时间轴上来看，高端浮动地vs的变化均落在待驱动的igbt栅极电压vge的变化区间内。因此，由高端浮动地vs变化而引起的vb变化也是在igbt栅极电压vge的变化区间内。
基于上述特性，本发明提供一种改进的用于igbt栅极驱动芯片的ldmos电平移位dv/dt噪声抑制电路。如图3所示，该噪声抑制电路与低压侧窄脉冲产生模块1、ldmos电平移位模块2和输出驱动模块4一起集成在igbt栅极驱动芯片中，具体包括：电压检测电路31，其输入端接待驱动igbt(即q1)的栅极；下拉电路32，其输入端接电压检测电路31的输出端；rs触发器，其r端接下拉电路32的第一输出端，s端接下拉电路32的第二输出端，q端接输出驱动模块4的输入端；第一反相器n1，其输入端接ldmos电平移位模块2的第一输出端，输出端接rs触发器的s端；第二反相器n2，其输入端接ldmos电平移位模块2的第二输出端，输出端接rs触发器的r端。工作时，通过电压检测电路31检测igbt栅极电压的变化区间，并在此区间内通过下拉电路32保持输出驱动模块4的输入信号为低电平，即可避免误触发，使输出保持当前状态，从而有效的抑制dv/dt噪声。
对比图1和图3可知，本发明采用了集成在igbt栅极驱动芯片内的噪声抑制电路3代替了图1中的脉冲滤波模块，而igbt栅极驱动芯片同样包括低压侧窄脉冲产生模块1、ldmos电平移位模块2和输出驱动模块4。其中，ldmos电平移位模块2包括：第一电阻r1，其一端接igbt栅极驱动芯片的高端浮动电源端vb，另一端为ldmos电平移位模块2的第一输出端；第二电阻r2，其一端接igbt栅极驱动芯片的高端浮动电源端vb，另一端为ldmos电平移位模块2的第二输出端；第一ldmos管m1，其栅极接低压侧窄脉冲产生模块1的输出端，源极接地，漏极接第一电阻r1的另一端；第二ldmos管m2，其栅极接低压侧窄脉冲产生模块1的输出端，源极接地，漏极接第二电阻r2的另一端。输出驱动模块4包括：第一pmos管m3，其栅极接rs触发器的q端，源极接igbt栅极驱动芯片的高端浮动电源端vb，漏极接输出驱动模块4的输出端；以及第一nmos管m4，其栅极接rs触发器的q端，源极接igbt栅极驱动芯片的高端浮动地vs，漏极接输出驱动模块4的输出端。
在本发明中，下拉电路31如图4所示，包括：第二nmos管m5，其漏极接rs触发器的s端，源极接igbt栅极驱动芯片的高端浮动地vs，栅极接电压检测电路31的输出端；以及第三nmos管m6，其漏极接rs触发器的r端，源极接igbt栅极驱动芯片的高端浮动地vs，栅极接电压检测电路31的输出端。
此外，本发明中的电压检测电路31如图5a所示，包括：第二pmos管m7，其源极接igbt栅极驱动芯片的高端浮动电源端vb，栅极接igbt的栅极；第三电阻r3，其一端接第二pmos管m7的漏极，另一端接igbt栅极驱动芯片的高端浮动地vs；第四nmos管m8，其源极接igbt栅极驱动芯片的高端浮动地vs，栅极接igbt的栅极；第四电阻r4，其一端接第四nmos管m8的漏极，另一端接igbt栅极驱动芯片的高端浮动电源端vb；第三反相器n3，其输入端接第二pmos管m7的漏极；或非门nor，其第一输入端接第三反相器n3的输出端，第二输入端接第四nmos管m8的漏极，输出端接下拉电路32的输入端。上述电压检测电路31的工作原理如下：如图5a，只有当h、i节点均为低电平vs时，或非门的输出j才为高电平；由图5b可知，当vg为低电平vs时，第二pmos导通，第四nmos关闭，g点为高电平vb，经过反相器后h点为低电平，同时i点电位为高电平vb，因此j点输出为低电平vs；当vg为高电平vb时，第二pmos关闭，第四nmos导通，g输出为vs，h点为高电平vb，同时i点电位为低电平vs，因此j点输出为低电平vs；当vg介于vb和vs之间时，h、i点均为低电平vs，此时j点输出高电平vb，此高电平区间为igbt栅极电压变化区间。
下面对比图6a和6b的波形，以igbt开启使vb快速上升，从而导致噪声的情况为例，阐述本发明噪声抑制电路的功能。从图6a可知，没有噪声抑制电路时，rs触发器置“0”端的输入信号ved存在噪声，使得igbt正常开启后，由于受到噪声的影响而提前关闭，造成输出信号错误。而图6b中由于添加了本发明的噪声抑制电路，在igbt栅极电压变化的区间内vcd，保持rs触发器的输入信号为低电平，从而使输出信号不受噪声的影响，避免了输出错误。
需要说明的是，上述电压检测电路31和下拉电路32的结构形式仅作为本发明列举的优选实施例，本发明并不限定电压检测电路31和下拉电路32的具体结构。
以上所述的，仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。