本发明涉及集成电路领域，特别是涉及一种单端转差分电路。本发明还涉及一种由所述单端转差分电路构成的缓冲器电路和一种采样保持电路。
背景技术：
缓冲器电路对于例如dac稳定参考电压的提供在数据转换类电路中非常重要，直接决定了dac在切换过程中的准确性，影响到整个dac的动态性能和静态性能，如sndr，inl，dnl等等。选取一个好的基准电压缓冲器电路，对于dac设计，尤其是其在高精度领域中的应用，显得至关重要。
目前常见的缓冲器电路采用了一级或者二级运放的设计，其由差分输入的第一级放大器和单端输入的第二级放大器组成。参考图1所示，一种现有的二级放大器，包括第一pmos～第三pmos源极连接电源电压，第一pmos漏极连接第一nmos漏极、第一poms栅极和第二pmos栅极，第二pmos漏极连接第二nmos漏极和第三pmos栅极，第三pmos漏极和第五nmos漏极相连作为该缓冲电路输出端，第一nmos源极连接第二nmos源极和第四nmo漏极，第三nmos漏极连接第三nmos的栅极、第四nmos的栅极和第五nmos的栅极，第三nmos源极、第四nmos源极和第五nmos源极连接地，恒流源连接在电源电压和第三nmos漏极之间。
有的二级放大器设计简单，增益变化小，相位裕度充足，但是不能满足大增益的需要和轨到轨输出。用作缓冲器电路时导致输入输出offset(失调电压)大，使得给dac提供的参考电压变化大、不准确；非轨到轨的参考电压输出也从一定程度上影响了精度要求，降低了dac动态和静态性能。
技术实现要素：
本发明要解决的技术问题是提供一种能使用差分输入的单端转差分电路。本发明还提供了一种具有所述单端转差分电路的缓冲器和一种采样保持电路。
为解决上述技术问题，本发明提供的单端转差分电路，包括：第一mos～第五mos；
第一mos和第二mos第一端连接电源电压；
第三mos第一端连接第一mos第二端和第一mos第三端；
第四mos第一端和第二mos第二端相连作为该单端转差分电路第一连接端；
第五mos第一端和第四mos第二端连接地；
第三mos第二端连接第三mos第三端、第四mos第三端和第五mos第二端；
第二mos第三端作为该该单端转差分电路第二连接端，第五mos第三端作为该单端转差分电路第三连接端。
其中，第一mos～第四mos是pmos，第五mos是nmos。
其中，第一mos和第二mos尺寸一致,mos尺寸一致是指两个mos电特性完全相同,本发明中该第一mos和第二mos尺寸一致但所实现的功能不同。
本发明提供一种上述单端转差分电路的缓冲器电路，包括：第一级放大器、单端转差分电路和第二级放大器；
第一级放大器的第一连接端作为该缓冲电路第一连接端即第一差分输入端，第一级放大器的第四连接端作为该缓冲电路第二连接端即第二差分输入端，第一级放大器的第二连接端连接单端转差分电路第二连接端，第一级放大器的第三连接端连接单端转差分电路第三连接端；
第二级放大器的第一连接端连接单端转差分电路第一连接端，第二级放大器的第二连接端连接单端转差分电路第二连接端，第二级放大器的第三连接端作为该缓冲器电路的第三连接端即输出端。
其中，第一级放大器包括：恒流源和第六mos～第十一mos；
第六mos和第七mos第一端连接电源电压；
第八mos第一端连接第九mos第一端和第十一mos第二端；
第十mos第一端和第十一mos第一端连接地；
第六mos第二端连接第六mos第三端、第七mos第三端和第八mos第二端；
第七mos第二端和第九mos第二端相连作为该第一级放大器的第二连接端；
第八mos第三端作为该缓冲电路的第一连接端即第一差分输入端，第九mos第三端作为该缓冲电路的第四连接端即第二差分输入端；
第十mos第二端、第十mos第三端和第十一mos第三端相连作为该第一级放大器的第三连接端；
恒流源连接在电源电压和第十mos第二端之间。
其中，第六mos～第九mos是pmos，第十mos和第十一mos是nmos。
其中，第二级放大器包括：第十二mos～第十五mos；
第十二mos和第十三mos第一端连接电源电压,第十四mos和第十五mos第一端连接地；
第十二mos第二端连接第十四mos第二端、第十四mos第三端和第十五mos第三端；
第十三mos第二端和第十五mos第二端相连作为该第二级放大器的第三连接端即该缓冲器电路输出端；
第十二mos第三端作为该第二级放大器第一连接端，第十三mos第三端作为该第二级放大器第二连接端。
其中，第十二mos和第十三mos是pmos，第十四mos和第十五mos是nmos。
本发明提供一种具有上述缓冲器电路的采样保持电路，包括：缓冲器电路、第一开关、第二开关、第一电容和第二电容；
缓冲电路第一连接端连接第一差分信号；
缓冲电路第二连接端连接其第三连接端，缓冲电路第三连接端通过串联的第一开关和第二开关连接地；
第一电容一端连接在缓冲电路第三连接端和第一开关之间，第一电容另一端连接地；
第二电容一端连接在第一开关和第二开关之间，第二电容另一端连接地
本发明的能使用差分输入的单端转差分电路,同时也可看作一个增益为-1的buffer电路。该结构可以使用差分输入以便第二级电路放大信号，因此最终可以在输入非轨到轨的情况下得到轨到轨的输出摆幅。参考图2所示，第五mos与第十mos组成的电流镜将参考电流引入，再由第三mos、第四mos电流镜传到右侧支路。调整第二mos与第四mos尺寸使得此处vy输出增益为-1，产生了与vx值相同但是相位相反的差分输入。其中第一mos以二极管接法调整左侧支路各管子工作状态，调整电流，也同时模拟第二mos的工作状态，一般两者尺寸一致。
本发明的缓冲器电路相比现有的缓冲器电路，能提供更高增益，轨到轨摆幅的运放可以减小输入输出电压offset，提高参考电压的稳定性，提升电路的静态和动态性能。
通过仿真验证，若ibias＝2ua，vdd＝3.3v时可以发现，本发明缓冲器电路所含的放大器电路增益平均可以达到>80db，最高92db。相位裕度也大于45度，保证了电路的稳定性。输出电压的offset在-2～1mv之间，输出标准差控制在500uv以内。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有缓冲器电路结构示意图。
图2是本发明单端转差分电路结构示意图。
图3是本发明缓冲器电路结构示意图。
图4是本发明采样保持电路结构示意图。
附图标记说明
p1～p8是第一～第八pmos
n1～n7是第一～第七nmos
vdd电源电压
gnd是地
sw1是第一开关
sw2是第二开关
c1是第一电容
c2是第二电容
ibias是恒流源
具体实施方式
如图2所示，本发明提供的单端转差分电路，包括：第一pmos～第四pmosp1～p4和第一nmosn1；
第一pmosp1和第二pmosp2源极连接电源电压vdd；
第三pmosp3源极连接第一pmosp1漏极和第一pmosp1栅极；
第四pmosp4源极和第二pmosp2漏极相连作为该单端转差分电路第一连接端a；
第一nmosn1源极和第四pmosp4漏极连接地gnd；
第三pmosp3漏极连接第三pmosp3栅极、第四pmosp4栅极和第一nmosn1漏极；
第二pmosp2栅极作为该该单端转差分电路第二连接端b，第一nmosn1栅极作为该单端转差分电路第三连接端c。
其中，第一pmosp1和第二pmosp2尺寸一致。
如图3所示，本发明提供一种上述单端转差分电路的缓冲器电路，包括：第一级放大器、单端转差分电路和第二级放大器；
第一级放大器的第一连接端vip作为该缓冲电路第一连接端即第一差分输入端，第一级放大器的第四连接端vin作为该缓冲电路第二连接端即第二差分输入端，第一级放大器的第二连接端b’连接单端转差分电路第二连接端b，第一级放大器的第三连接端c’连接单端转差分电路第三连接端c；
第二级放大器的第一连接端a’连接单端转差分电路第一连接端a，第二级放大器的第二连接端b”连接单端转差分电路第二连接端b，第二级放大器的第三连接端作为该缓冲器电路的第三连接端即输出端vout。
其中，第一级放大器包括：恒流源、第五pmosp5、第六pmosp6、第二nnosn2～第五nmosn5；
第五pmosp5和第六pmosp6源极连接电源电压vdd；
第二nmosn2源极连接第三nmosn3源极和第五nmosn5漏极；
第四nmosn4源极和第五nmosn5源极连接地gnd；
第五pmosp5漏极连接第五pmosp5栅极、第六pmosp6栅极和第二nmosn2漏极；
第六pmosp6漏极和第三nmosn3漏极相连作为该第一级放大器的第二连接端b’；
第二nmosn2栅极作为该缓冲电路的第一连接端即第一差分输入端vip，第三nmosn3栅极作为该缓冲电路的第四连接端即第二差分输入端vin；
第四nmosn4漏极、第四nmosn4栅极和第五nmosn5栅极相连作为该第一级放大器的第三连接端c'；
恒流源ibias连接在电源电压vdd和第四nmosn4漏极之间。
第二级放大器包括：第七pmosp7、第八pmosp8、第六nmosn6和第七nmosn7；
第七pmosp7和第八pmosp8源极连接电源电压vdd,第六nmosn6和第七nmosn7源极连接地gnd；
第七pmosp7漏极连接第六nmosn6漏极、第六nmosn6栅极和第七nmosn7栅极；
第八pmosp8漏极和第七nmosn7漏极相连作为该第二级放大器的第三连接端即该缓冲器电路输出端vout；
第七pmosp7栅极作为该第二级放大器第一连接端a'，第八pmosp8栅极作为该第二级放大器第二连接端b”。
如图3所示，本发明的缓冲器电路由三部分电路组成：第一级放大器，单端转差分电路和第二级放大器。第一级放大器电路由电流源驱动。其中输入对mos的类型由输入电压范围决定，此处使用的输入对mos,第八mos和第九mos使用n管即第二nmosn2、第三nmosn3。第十mos和第十一mos为电流镜，提供基准电流。单端输出在输入对mos和第六mos(第五pmosp5)、第七mos(第六pmosp6)组成的p管电流镜中间，用vx标识。
本发明的能使用差分输入的单端转差分电路,同时也可看作一个增益为-1的buffer电路。该结构可以使用差分输入以便第二级电路放大信号，因此最终可以在输入非轨到轨的情况下得到轨到轨的输出摆幅。参考图2所示，第五mos与第十mos组成的电流镜将参考电流引入，再由第三mos、第四mos电流镜传到右侧支路。调整第二mos与第四mos尺寸使得此处vy输出增益为-1，产生了与vx值相同但是相位相反的差分输入。其中第一mos以二极管接法调整左侧支路各管子工作状态，调整电流，也同时模拟第二mos的工作状态，一般两者尺寸一致。
第二级放大器左右两路电流大小可以不相同，按照所需的增益来设计。由于单端转差分电路，第二级输入对管第十二mos(第七pmosp7)、第十三mos(第八pmosp8)可再次以差分的形式放大信号。其与下方第十四mos(第六nmosn7)、第十五mos(第七nmosn7)组成的电流镜，在两者中间输出vout。
此处vout接到第八mos(第二nmosn2)gate端即形成本申请的轨到轨输出缓冲器电路。
如图4所示，本发明提供一种具有上述缓冲器电路的采样保持电路，包括：缓冲器电路d、第一开关sw1、第二开关sw2、第一电容c1和第二电容c2；
缓冲电路d第一连接端vin连接第一差分信号；
缓冲电路d第二连接端vip连接其第三连接端vout，缓冲电路d第三连接端vout通过串联的第一开关sw1和第二开关sw2连接地gnd；
第一电容c1一端连接在缓冲电路d第三连接端vout和第一开关sw1之间，第一电容c1另一端连接地gnd；
第二电容c2一端连接在第一开关sw1和第二开关sw2之间，第二电容c2另一端连接地gnd
如图4所示采样保持电路工作时，vin为带隙基准输入电压，sw1为采样开关，clk为时钟控制信号，c1为采样电容。当clk为高电平时，电路处于采样模式，sw1闭合；当clk为低电平时，电路处于保持模式，sw1断开。sw2为dac阵列的切换开关，电容c2为对应在dac电容阵列所需切换的电容。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。