耗尽型晶体管的自偏置和自排序的制作方法

文档序号:17486843发布日期:2019-04-20 06:53
耗尽型晶体管的自偏置和自排序的制作方法

公开的技术涉及晶体管的自偏置,更具体地,涉及耗尽型氮化镓功率晶体管的自偏置。



背景技术:

因为氮化镓晶体管能够在高温和高电压下工作,所以它们用于射频功率放大器。高功率氮化镓晶体管通常是耗尽型器件,其在零栅极-源极电压下是常开的。如果在栅极-源极电压为零时在漏极和源极之间施加电压,则可能有大的潜在破坏性的电流流过器件。因此,在施加漏极和源极之间的电压之前,将负栅极偏置电压施加到晶体管,以便在施加漏极电压时限制电流。这意味着对用于操作耗尽型晶体管的电压进行排序。

典型的耗尽型晶体管电路具有漏极电源电压、负栅极偏置电压和触发信号,该触发信号启用或禁用栅极偏置电压、漏极电源电压或两者。RF输入信号提供给晶体管的栅极,并且在电路的输出端获得放大的RF输出信号。

负栅极偏置电压通常需要使用DC-DC转换器来将正电源电压转换成负栅极偏置电压。DC-DC转换器涉及额外的成本和额外的电路面积。此外,DC-DC转换器会产生不期望的RF噪声,这在发送器和接收器系统中是有问题的。而且,如果系统中存在负电压源,则必须将线路从电压源路由到晶体管的栅极,这使得系统易受噪声影响。

耗尽型晶体管的另一缺点是需要对栅极和漏极电压进行排序。在施加漏极电压之前,必须在栅极处存在负电压。耗尽型晶体管的沟道通过浮动栅极或接地栅极完全打开,并且在该状态下施加漏极电压可能永久地损坏器件。

因此,需要改进晶体管偏置电路。



技术实现要素:

所公开的技术提供了使用AC输入信号(例如RF输入信号)来产生栅极偏置电压并将漏极电压施加到晶体管的电路。所公开的技术消除了对栅极的单独电压源或DC-DC转换器的需要。因为根据输入信号来产生栅极偏置电压和开关漏极电压,所以能够通过选择电路的时间常数来实现栅极偏置电压和漏极电压的排序。

根据实施例,晶体管电路包括:晶体管,具有栅极端子、第一导电端子和第二导电端子;第一电路,被配置为将晶体管电路的AC输入信号转换成栅极偏置电压并将栅极偏置电压施加到晶体管的栅极端子;第二电路,被配置为将晶体管电路的输入信号转换成控制电压;以及开关电路,被配置为响应于控制电压将第一电压施加到晶体管的第一导电端子。

在一些实施例中,第一电路和第二电路以及开关电路被配置为在将第一电压施加到晶体管的第一导电端子之前将栅极偏置电压施加到晶体管的栅极端子。

在一些实施例中,晶体管包括耗尽型晶体管。在另一实施例中,晶体管包括氮化镓耗尽型功率晶体管。

在一些实施例中,栅极偏置电压是负的并且第一电压是正漏极电压。

在一些实施例中,第一电路包括RF耦合器、整流器和电压调节器。

在一些实施例中,第二电路包括RF耦合器和整流器。

根据实施例,提供了用于操作具有栅极端子以及第一导电端子和第二导电端子的晶体管的方法。该方法包括:将AC输入信号转换成栅极偏置电压并将栅极偏置电压施加到晶体管的栅极端子;将AC输入信号转换成控制电压;以及响应于控制电压,将第一电压施加到晶体管的第一导电端子。

根据实施例,晶体管电路包括:耗尽型RF功率晶体管,其具有栅极端子、漏极端子和源极端子;第一电路,被配置为将输入RF信号转换成栅极偏置电压并将栅极偏置电压施加到晶体管的栅极端子;第二电路,被配置为将RF输入信号转换成控制电压;以及开关电路,被配置为响应于控制电压将漏极电压施加到晶体管的漏极端子,其中,第一电路第二电路和开关电路被配置为在将漏极电压施加到晶体管的漏极端子之前将栅极偏置电压施加到晶体管的栅极端子。

附图说明

可以参考通过引用并入本文的附图理解所公开的技术,并且其中:

图1是根据实施例的晶体管电路的示意性框图;

图2是示出栅极偏置电压和漏极电压的顺序的时序图;

图3是根据实施例的晶体管电路的示意图;

图4是根据实施例的第一电压转换电路的示意图;

图5是根据实施例的第二电压转换电路和开关电路的示意图;和

图6是根据另一实施例的晶体管电路的示意性框图。

具体实施方式

图1中示出了根据实施例的晶体管电路10的示意性框图。晶体管电路10包括晶体管20,晶体管20通过隔直电容器22接收AC输入信号,该AC输入信号可以是RF输入信号,并通过隔直电容器24提供RF输出信号。晶体管20包括栅极端子G、漏极端子D和源极端子S,并且可以是,例如,以耗尽模式工作的氮化镓RF功率晶体管。在施加漏极电压时,耗尽型晶体管在零栅极-源极电压下是常开的。相反,在施加漏极电压时,增强型晶体管在零栅极-源极电压下是常关的。晶体管20不限于氮化镓晶体管,并且不限于耗尽型晶体管。漏极端子和源极端子可以称为第一导电端子和第二导电端子。

晶体管20在栅极端子G处接收RF输入信号,并在漏极端子D处提供RF输出信号。晶体管20的源极端子S可以连接到参考电压,例如地。晶体管电路10还包括第一电压转换电路30、第二电压转换电路40和开关电路50。

第一电压转换电路30的输入耦合到晶体管电路10的RF输入,并且其输出耦合到晶体管20的栅极端子G的输出。第一电压转换电路30对RF输入信号进行采样,并将栅极偏置电压提供给晶体管20的栅极端子G。

第二电压转换电路40的输入耦合到晶体管电路10的RF输入,并且其输出耦合到开关电路50的控制输入。第二电压转换电路40对RF输入信号进行采样并向开关电路50提供控制电压。

开关电路50耦合在电源电压和晶体管20的漏极端子D之间,并从第二电压转换电路40的输出接收控制电压。当控制电压无效时,在没有RF输入信号的情况下,开关电路50断开,电源电压与晶体管20的漏极端D子断开。当控制电压有效时,在存在RF输入信号的情况下,开关电路50导通,电源电压施加到晶体管20的漏极端子D。

图1中所示的晶体管电路10的操作取决于RF输入信号的状态。当RF输入信号关断时,第一电压转换电路30、第二电压转换电路40和开关电路40以及开关电路50停止工作。因此,施加到栅极端子G的栅极偏置电压为零,并且开关电路50断开,使得电源电压没有施加到晶体管20的漏极端子D。因此,晶体管20处于截止状态。

参考图2描述晶体管电路10的操作。在图2中,RF输入信号100、栅极偏置电压110和漏极电压120被绘制为时间的函数。最初,RF输入信号为零,施加到栅极端子G的栅极偏置电压为零,并且施加到漏极端子D的漏极电压为零。在时间T0,RF输入信号被施加到晶体管电路10的输入。在时间T0,栅极偏置电压开始减小,并且施加到漏极端子D的漏极电压保持在零伏特。如下所述,栅极偏置电压响应于RF输入信号的采样而减小。在时间T1,栅极偏置电压达到足够的负值-VG,使晶体管20在截止状态或部分截止状态下偏置。施加到漏极端子D的漏极电压在时间T1保持为零。在比时间T1晚的时间T2,第二电压转换电路40将控制电压施加到开关电路50。开关电路50响应于控制电压将电源电压施加到晶体管20的漏极端子D。

图2示出了栅极偏置电压和漏极电压的顺序。在时间T1将栅极偏置电压110施加到晶体管20的栅极端子G,在时间T2将漏极电压120施加到晶体管20的漏极端子D,T2在T1之前。因此,在漏极电压120施加到漏极端子之前,晶体管20被偏置截止,防止了对晶体管20的损坏。

由于栅极偏置电压110的施加和漏极电源电压120的切换都由RF输入信号启动,因此图2所示和上述的顺序可以由第一电压转换电路30、第二电压转换电路40和/或开关电路50提供。例如,第二电压转换电路40的时间常数可以比第一电压转换电路30的时间常数大,以确保在控制电压被施加到开关电路50之前将栅极偏置电压施加到晶体管20的栅极端子G。时间T1和时间T2之间的延迟应足以确保晶体管20偏置截止或部分截止,并且不会因向晶体管20的漏极端子D施加电源电压而损坏。

在图2的示例中,栅极偏置电压为负,施加到晶体管20的漏极端子D的电源电压为正。然而,根据晶体管类型和电路配置,栅极偏置电压能够是正的或负的,并且漏极电源电压能够是正的或负的。此外,晶体管20已被描述为耗尽型晶体管。然而,晶体管电路10可以与增强型晶体管一起使用。在增强型晶体管的情况下,可能不需要对施加到晶体管的电压进行排序。

图1的晶体管电路10的实施例如图3所示。图1和图3中的相同元件具有相同的附图标记。在图3的实施例中,晶体管20是RF功率GaN(氮化镓)HEMT(高电子迁移率晶体管)并且是耗尽型晶体管。负电压发生器对应于图1的第一电压转换电路30,正电压发生器对应于图1的第二电压转换电路40。

图3中的晶体管电路10包括耦合在隔直流电容器22和晶体管20的栅极端子G之间的输入匹配电路210和耦合在晶体管20的漏极端子D和隔直流电容器24之间的输出匹配电路220。四分之一波长偏置线222耦合在输出匹配电路220和开关电路50之间。电容器224耦合在四分之一波长偏置线222和地之间。

在图3的实施例中,第一电压转换电路30包括RF耦合器230、二极管232、电阻器234、电容器236、电阻器238和栅极电压调节器240。RF耦合器230对RF输入信号进行采样并且能够是例如带状或微带形式的定向耦合器。RF耦合器230通过二极管232耦合到节点242。二极管232用作采样的RF输入信号的整流器。电阻器234和电容器236并联连接在节点242和地之间。电阻器238经由输入匹配电路210耦合在节点242和晶体管20的栅极端子G之间。栅极电压调节器240(例如可以是齐纳二极管)耦合在节点242和地之间。

在操作中,RF耦合器230对RF输入信号进行采样,并且二极管232对采样的RF输入信号进行整流。经整流的RF输入信号在节点242上产生负电压。电阻器234和电容器236对整流电压进行平滑处理,栅极电压调节器240在节点242上建立固定电压。在图3的实施例中,节点242上的电压通过电阻器238耦合到栅极端子G,以提供负栅极偏压。

第二电压转换电路40包括RF耦合器250、二极管252、电阻器254和电容器256。二极管252连接在RF耦合器250和节点258之间。二极管252用作采样的RF输入信号的整流器。电阻器254和电容器256并联连接在节点258和地之间。

在操作中,RF耦合器250对RF输入信号进行采样,并且二极管252对采样的RF输入信号进行整流。电阻器254和电容器256对整流电压进行平滑处理以在节点258上产生正控制电压。节点258上的控制电压被提供给开关电路50,从而控制开关电路50的开关状态。节点上的控制电压258具有足够的幅度以将开关电路50激活到接通状态。

在图3的实施例中,开关电路50包括晶体管270、电阻器272和晶体管274。在图3的实施例中,晶体管270是双极晶体管,晶体管274是P型MOSFET开关。晶体管270的基极从第二电压转换电路40接收控制电压,集电极连接到晶体管274的栅极,并且发射极连接到地。电阻器272连接在晶体管274的栅极和漏极电源电压之间。晶体管274的漏极连接到漏极电源电压,并且晶体管274的源极通过偏置线222和输出匹配电路220连接到晶体管20的漏极端子D。

在操作中,在没有RF输入信号的情况下,提供给晶体管270的基极的控制电压接地,并且晶体管274的栅极被电阻器272被上拉到漏极电源电压。因此,晶体管274截止,并且不将漏极电源电压施加到漏极端子D。当接收到RF输入信号时,由第二电压转换电路40在节点258上产生控制电压,并且晶体管270导通。晶体管274的栅极被下拉到地,并且晶体管274导通,从而将漏极电源电压施加到晶体管20的漏极端子D。

如上文结合图2所讨论的,对栅极偏置电压和漏极电源电压进行排序,使得在将漏极电源电压施加到晶体管20的漏极端子D之前将栅极偏置电压施加到晶体管20的栅极。通过适当选择第一电压转换电路30、第二电压转换电路40和开关电路50的部件,能够在图3的实施例中完成排序。特别地,电阻器234和电容器236建立第一电压转换电路30的时间常数,并且电阻器254和电容器256建立第二电压转换电路40的时间常数。可以基于第一电压转换电路30和第二电压转换电路40的时间常数之间的差异对电压进行排序。因此,可以选择电阻器和电容器的值,使得第一电压转换电路30的时间常数小于第二电压转换电路40的时间常数。在图3的实施例中,假设开关电路50的延迟与第一电压转换电路30和第二电压转换电路40的时间常数相比较短。然而,这不是限制,并且开关电路50能够具有选定的延迟。

图4中示出了根据实施例的第一电压转换电路30的实施方式的示意图。图3和图4中的相同元件具有相同的附图标记并且不再重复描述。

图4的实施方式包括四个二极管全桥整流器410,而不是图3的单个二极管232。全桥整流器410包括桥式构造的二极管420、422、424和426。输入RF信号通过隔直流电容器430连接到二极管420和二极管422之间的节点,并且二极管424和二极管426之间的节点通过电容器432连接到地。二极管422和二极管426之间的节点接地。二极管420和二极管424之间的节点(节点242)连接到电阻器234和电容器236。电阻器440连接在节点242和栅极电压调节器240之间,电容器442与栅极电压调节器240并联连接。图4中的第一电压转换电路30基本上如上文结合图3所述地操作,具有改进的性能,这至少部分是通过使用全桥整流器410提供的。

图5示出了根据实施例的第二电压转换电路40和开关电路50的实施方式的示意图。图3和图5中的相同元件具有相同的附图标记并且不再重复描述。

图5的第二电压转换电路40包括四个二极管全桥整流器510,代替图3的单个二极管252。全桥整流器510包括以全桥构造连接的二极管520、522、524和526。RF输入通过隔直流电容器530耦合到二极管520和二极管522之间的节点。二极管524和526之间的节点通过电容器532连接到地。二极管522和二极管526之间的节点接地。二极管522和二极管526之间的节点(节点258)连接到电阻器254和电容器256。节点258通过电阻器540连接到晶体管270的基极,并且电阻器542和电阻器544连接在晶体管270的基极和地之间。晶体管270的集电极通过电阻器546连接到晶体管274的栅极。电容器550连接在晶体管270的集电极和地之间。图5中的电路基本上如上文结合图3所述地操作,具有改进的性能,这至少部分是通过使用全桥整流器510来提供的。

图6中示出了根据另一实施例的晶体管电路10的示意图。图1和图6中的相同元件具有相同的附图标记并且不再重复描述。

在图6的实施例中,图1中所示的第二电压转换电路被触发电路610代替。触发电路610接收来自第一电压转换电路30的触发输入,并且不接收RF输入信号。例如,触发输入能够从第一电压转换电路30的节点242(图3)获取。触发输入指示存在由第一电压转换电路30检测到的RF输入。触发电路610使控制电压在相对于栅极偏置电压的延迟之后施加到开关电路50。触发电路610可以包括延迟电路,例如RC电路,以相对于向晶体管20施加栅极偏置电压来延迟向开关电路50施加控制电压。在其他实施例中,开关电路50可以包括:延迟向晶体管20的漏极施加电源电压的延迟电路,和/或触发输入本身可以被第一电压转换电路延迟。图6中的晶体管电路10具有能够利用单个RF耦合器的优点,使得不需要图3中所示的RF耦合器250。

在所公开的技术中包括各种实施方式。例如,RF耦合器230和250能够实现为带状或微带、变压器、电阻、电容器等形式定向耦合器。第一电压转换电路30和第二电压转换电路40中的二极管整流器可以实现为单个二极管、两个二极管半桥整流器或四个二极管全桥整流器。在每种情况下,RF输入信号都被采样、整流和平滑。开关漏极电源电压的晶体管274能够是任何类型的固态开关,例如N型MOSFET、NPN或PNP双极晶体管、GaN、GaAs开关晶体管等。如上所述,本文公开的自偏置能够通过适当地改变电压而应用于增强性器件。此外,本文描述的晶体管电路能够实现为分立部件、晶体管20的封装内部的衬底上的芯片和线电路,或者能够在与晶体管20相同的管芯上单片制造。

本文描述的晶体管电路可以用在,例如,RF发射器中。但是,这不是限制。此外,可以从千赫兹到几十千兆赫兹的RF输入信号可以是相对窄的频带。同样,这不是限制。另外,除非在关断时,否则RF输入信号可以具有基本恒定的功率水平。再次,这不是限制,只要RF输入信号电平足以产生栅极偏置电压和控制电压即可。

因此,在已经描述了本发明的几个实施例的几个方面之后,应当理解,本领域技术人员很容易想到各种改变、变型和改进。这些改变、变型和改进旨在成为本公开的一部分,并且旨在落入本发明的精神和范围内。因此,前面的描述和附图仅是示例性的。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1