本发明涉及卫星通信及星上载荷处理技术领域，更具体地说，是涉及一种基于bch编码的并行fir滤波器容错方法。
背景技术：
使用传统的通用容错方案方法，如三模冗余(tmr)，进行故障容错时，判决逻辑模块需要对三路输出进行比较，选择两路或三路相同的结果进行输出。在并行fir滤波器容错环境中，容错资源开销随着并行支路数量的增大而显著增大，是所需保护支路的三倍，这极大地限制了星载处理平台上的资源使用。
利用余数定理对三模冗余中第三模降低精度的方法，从而降低校验支路开销，研究者们提出了较低开销的基于余数的“两模+校验”的容错方案，但是这些方法会导致“同余”问题的产生，导致校验支路无法判别故障支路，出现漏检情况，并且在并行容错中，同样会造成较大资源开销。
利用纠错编码的线性关系保持特性，研究者们提出结合汉明码的并行容错方案，在保证故障覆盖率的前提下大大降低了系统整体的容错开销，但是该方法的问题在于，在并行处理模块中，只能对一条支路进行容错，极大限制了该方案的使用环境。
技术实现要素：
本发明的目的是为了解决传统的三模冗余方案容错开销资源较大，或者结合汉明码的并行容错方案不能同时对多条支路进行容错的问题，提供一种基于bch编码的并行fir滤波器容错方法。
为实现上述目的，本发明提供的技术方案如下：
一种基于bch编码的并行fir滤波器容错方法，所述的并行容错方法包括下列步骤：
s1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应bch码的生成多项式g(x)，计算出生成矩阵g(x)；
s2、由生成矩阵g(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特；
s3、在滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路；
s4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。
作为优选的，所述步骤s2具体包括：
s21、该异或组合关系以(n,k)bch码为例，计算输入比特与校验比特间的异或组合关系由如下运算得到：
由生成多项式g(x)，可得到生成矩阵g(x)：
其中g(x)为k行(n-k)列的矩阵；
将g(x)线性变换为g＝[ikq]的形式，其中ik为单位矩阵；
得出编码码组t(x)，各监督位由各信息位表示出：
t(x)＝[akak-1…a0]g(x)
其中[akak-1…a0]为码长是(k+1)位的输入码组；g(x)为生成矩阵。
s22、将被保护的原有并行滤波器视为编码的输入比特，将校验比特看作冗余滤波器支路，得到冗余支路与输入支路之间的组合关系。
作为优选的，所述步骤s3具体包括：
s31、输入支路输出为输入数据与所在支路滤波器系数的计算结果，校验支路输出为各输入支路输入数据的组合与该校验支路滤波器系数的计算结果；
s32、在各支路滤波器输出端通过判断输入支路的输出yk[n]与校验支路的输出zj[n]满足组合约束关系与否，根据出现错误位置所对应特定支路等式成立条件找到出现故障的支路。
作为优选的，所述步骤s4具体包括：
s41、在各支路滤波器输出端的判决逻辑中，故障支路的错误输出由冗余支路的输出zj[n]与其余待保护滤波器支路的输出yk[n]的组合来恢复；
s42、计算错误支路所在的冗余支路组合与滤波器系数运算后的值，再计算该冗余支路组合中其余未出现错误的待保护支路通过滤波器系数后的值，两者相减得到错误支路通过滤波器系数运算后的正确输出。
与现有技术相比，本发明的有益效果在于：
1、本发明公开的一种基于bch编码的并行fir滤波器容错方法容错开销资源占用较低，以7路并行fir滤波器纠错两支路为例，较传统三模冗余方案降低22％并行容错开销资源占用。
2、本发明公开的一种基于bch编码的并行fir滤波器容错方法能在并行容错结构中同时进行多支路容错，相比于结合汉明码的并行容错方案，本发明的方法能够在并行容错结构中实现更高的容错能力。
附图说明
图1是本发明提出的一种基于bch编码的并行fir滤波器容错方法关于多支路并行容错的流程步骤图；
图2是本发明中基于bch编码的并行fir滤波器容错方法在7支路并行fir滤波器中模拟第3、5支路出错的容错仿真图，图中黑框为出现故障的第3、5支路由q[n]值被纠错为正确y[n]值；
图3(a)是以7支路并行fir滤波器为例，基于(15,7)bch码的容错资源开销占用情况示意图；
图3(b)是以7支路并行fir滤波器为例，传统三模冗余方案的容错资源开销占用情况示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
本实施例设计了一种基于bch编码的并行fir滤波器容错方法。本发明中并行容错流程包括：
s1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应bch码的生成多项式g(x)，计算出生成矩阵g(x)。
s2、由生成矩阵g(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特。
s21、该异或组合关系以(15,7)bch码为例，计算输入比特与校验比特间的异或组合关系为：
a14+a10+a8＝a7
a14+a13+a10+a9+a8＝a6
a14+a13+a12+a10+a9＝a5
a13+a12+a11+a9+a8＝a4
a14+a12+a11＝a3
a13+a11+a10＝a2
a12+a10+a9＝a1
a11+a9+a8＝a0
其中a14～8为输入比特，a7～0为校验比特；
s22、将被保护的原有并行滤波器视为编码的输入比特，将校验比特看作冗余滤波器支路，得到冗余支路与输入支路之间的组合关系。
s3、在各支路滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路。
s31、输入支路输出为输入数据与所在支路滤波器系数的计算结果，校验支路输出为各输入支路输入数据的组合与该校验支路滤波器系数的计算结果；
s32、在各支路滤波器输出端通过判断输入支路的输出yk[n]与校验支路的输出zj[n]满足组合约束关系与否，根据出现错误位置所对应特定支路等式成立条件找到出现故障的支路。
s4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。
s41、在各支路滤波器输出端的判决逻辑中，故障支路的错误输出由冗余支路的输出zj[n]与其余待保护滤波器支路的输出yk[n]的组合来恢复；
s42、计算错误支路所在的冗余支路组合与滤波器系数运算后的值，再计算该冗余支路组合中其余未出现错误的待保护支路通过滤波器系数后的值，两者相减得到错误支路通过滤波器系数运算后的正确输出。
实施例二
本实施例结合说明书附图1、图2及图3(a)和图3(b)并以一个具体的并行fir滤波器系统模块实施例对本发明提出的并行容错方法作以下详细的说明。
考虑系统模型如下：7支路并行fir滤波器中，利用(15,7)bch码对两支路进行故障容错，对第3、5条支路滤波器系数进行修改，模拟单粒子翻转场景，对7条输入支路进行随机数据输入。
根据(15,7)bch码生成多项式：g(x)＝x8+x7+x6+x4+1
得到生成矩阵g(x):
根据g(x)得到信息位于监督位之间的异或组合关系：
a14+a10+a8＝a7
a14+a13+a10+a9+a8＝a6
a14+a13+a12+a10+a9＝a5
a13+a12+a11+a9+a8＝a4
a14+a12+a11＝a3
a13+a11+a10＝a2
a12+a10+a9＝a1
a11+a9+a8＝a0
将信息位a14～8视为输入支路，将监督位a7～0视为校验支路；得到输入支路与校验支路间的组合关系。
将输入支路通过滤波器后计算所得值记为q1～7[n],将校验支路通过滤波器器后的值记为z1～8[n]。
在系统输出端判决逻辑中需要校验的是如下等式是否成立：
q1[n]+q5[n]+q7[n]＝z1[n]
q1[n]+q2[n]+q5[n]+q6[n]+q7[n]＝z2[n]
q1[n]+q2[n]+q3[n]+q5[n]+q6[n]＝z3[n]
q2[n]+q3[n]+q4[n]+q6[n]+q7[n]＝z4[n]
q1[n]+q3[n]+q4[n]＝z5[n]
q2[n]+q4[n]+q5[n]＝z6[n]
q3[n]+q5[n]+q6[n]＝z7[n]
q4[n]+q6[n]+q7[n]＝z8[n]
具体出现故障所在支路位置与等式成立关系如下：
支路1、2故障：第7、8式成立，其余都不成立。
支路1、3故障：第6、8式成立，其余都不成立。
支路1、4故障：第7式成立，其余都不成立。
支路1、5故障：第4、8式成立，其余都不成立。
支路1、6故障：第6式成立，且2式-3式成立，其余都不成立。
支路1、7故障：第6、7式成立，其余都不成立。
支路2、3故障：第1、8式成立，其余都不成立。
支路2、4故障：第1、7式成立，其余都不成立。
支路2、5故障：第1、5、8式成立，其余都不成立。
支路2、6故障：第1、5式成立，其余都不成立。
支路2、7故障：第5、7式成立，其余都不成立。
支路3、4故障：第1、2式成立，其余都不成立。
支路3、5故障：第8式成立，其余都不成立。
支路3、6故障：第1、6式成立，其余都不成立。
支路3、7故障：第6式成立，且2式-3式不成立，其余都不成立。
支路4、5故障：各式都不成立。
支路4、6故障：第1式成立，其余都不成立。
支路4、7故障：第3、7式成立，其余都不成立。
支路5、6故障：第5式成立，且2式-1式不成立，其余都不成立。
支路5、7故障：第5式成立，且2式-1式成立，其余都不成立。
支路6、7故障：第5、6式成立，其余都不成立。
通过故障支路所在冗余支路的其余待保护滤波器支路和该冗余支路的输出组合，来对故障支路的错误输出进行恢复：
例如支路1、2出现故障，y1～7[n]为正确输出，则,
y1[n]＝z1[n]-q7[n]-q5[n]
y2[n]＝z6[n]-q4[n]-q5[n]
结束步骤的输出所有支路的正确计算结果。
图2的以基于(15,7)bch码对7支路并行滤波器的2支路容错的仿真结果表明，本发明提出的基于bch编码的并行fir滤波器容错方法具有在7支路并行fir滤波器中对2条支路进行容错的能力。与基于汉明码的并行纠错方案只能纠错能力仅为一条支路相比，具有多条支路同时纠错的能力。图3(a)说明了本发明提出的方法在结合(15,7)bch码对7支路并行fir滤波器容错的实例中的容错开销资源占用情况。图3(b)说明了传统三模冗余方案在7支路并行fir滤波器容错中的容错开销资源占用情况。
综上，容错开销分析结果和结合(15,7)bch码的7支路并行fir滤波器容错实例仿真结果证明，本发明提出的基于bch编码的并行fir滤波器容错方法能够以相比传统三模冗余方法更低的资源开销与相比结合汉明码的并行容错方案更多的容错支路数，实现更好的容错性能。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。