一种低噪声的运算放大器电路的制作方法

本发明涉及集成电路技术领域，特别是涉及一种低噪声的运算放大器。

背景技术：

运算放大器是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。运算放大器是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，大部分的运算放大器是以单芯片的形式存在。运算放大器的种类繁多，广泛应用于电子行业当中。

在芯片的设计中，运算放大器是众多系统不可缺少的模块之一，在一些特殊的应用系统中，对于运算放大器的噪声有很高的要求，低噪声技术就显得尤为重要；现在的技术当中，通常使用chopper技术来降低低频的噪声，对于白噪区域的噪声，通常通过调节管子尺寸、电流大小来降低噪声。

技术实现要素：

本发明的主要目的在于提供一种低噪声的运算放大器电路，旨在降低运算放大器电路的噪声。

为实现上述目的，本发明提供一种低噪声的运算放大器电路，所述运算放大器电路包括相连的第一级放大器和第二级放大器，所述第二级放大器连接还连接有电流折叠子电路和尾电流源，所述电流折叠子电路和所述尾电流源分别连接于第一偏置电压和第二偏置电压；所述运算放大器电路分别通过电流折叠子电路和尾电流源为电路提供偏置电压。

优选地，所述第一级放大器包括连接于偏置电源的第一pmos管和第二pmos管。

优选地，所述第二级放大器包括第三pmos管、第四pmos管、第一nmos管和第二nmos管；所述第三pmos管和所述第四pmos管分别连接于所述第一pmos管和所述第二pmos管，所述第一nmos管和所述第二nmos管分别连接于所述第三pmos管和所述第四pmos管。

优选地，所述第三pmos管和所述第四pmos管的源极均连接于所述偏置电源；所述第三pmos管的栅极连接于所述第一pmos管的漏极，其漏极连接于所述第二nmos管的源极；所述第四pmos管的栅极连接于所述第二pmos管的漏极，其漏极连接于所述第一nmos管的源极；所述第一nmos管和所述第二nmos管的源极还连接于所述尾电流源，所述第一nmos管和所述第二nmos管的栅极相互连接、漏极连接于所述电流折叠子电路。

优选地，所述第一pmos管和所述第二pmos管的源极均连接于所述偏置电源；所述第一pmos管和所述第二pmos管的漏极分别通过第一电阻和第二电阻接地；所述第一pmos管和所述第二pmos管的栅极连接于差分输入端。

优选地，所述电流折叠子电路包括相互连接的第五pmos管、第六pmos管，以及相互连接的第七pmos管和第八pmos管；所述第五pmos管连接于所述第一nmos管，所述第六pmos管连接于所述第二nmos管，所述第七pmos管连接于所述第五pmos管，所述第八pmos管连接于所述第六pmos管。

优选地，所述第五pmos管的栅极与所述第六pmos管的栅极相互连接，所述第七pmos管的栅极与所述第八pmos管的栅极相互连接；所述第五pmos管的漏极连接于所述第一nmos管的漏极，所述第五pmos管的源极连接于所述第七pmos管的漏极；所述第六pmos管的漏极连接于所述第二nmos管的漏极，所述第六pmos管的源极连接于所述第八pmos管的漏极；所述第七pmos管和所述第八pmos管的源极连接于电源。

优选地，所述尾电流源包括相互连接的第三nmos管和第四nmos管，且所述第三nmos管和所述第四nmos管连接于第二偏置电压。

优选地，所述第三nmos管的漏极连接于所述第四pmos管的漏极和所述第一nmos管的源极；所述第四nmos管的漏极连接于所述第三pmos管的漏极和所述第二nmos管的源极；所述第三nmos管和所述第四nmos管的源极接地，所述第三nmos管和所述第四nmos管的栅极相互连接并连接于所述第二偏置电压。

本发明技术方案将差分对管作为电路输入端，并在输出级与输入级之间加入次级共源放大器电路，使得输出噪声折算到输出噪声的比例降低，从而实现降低整个电路系统噪声的功能。

附图说明

图1为本发明低噪声的运算放大器电路的电路示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明进一步说明。

如图1所示，本发明提供一种低噪声的运算放大器电路，所述运算放大器电路包括相连的第一级放大器和第二级放大器，所述第二级放大器连接还连接有电流折叠子电路和尾电流源，所述电流折叠子电路和所述尾电流源分别连接于第一偏置电压vp和第二偏置电压vn；所述运算放大器电路分别通过电流折叠子电路和尾电流源为电路提供偏置电压。

通过将差分对管作为电路输入端，并在输出级与输入级之间加入次级共源放大器电路，使得输出噪声折算到输出噪声的比例降低，从而实现降低整个电路系统噪声的功能。

优选地，所述第一级放大器包括连接于偏置电源ib的第一pmos管pm1和第二pmos管pm2。第一pmos管pm1和第二pmos管pm2为第一级放大器电路的差分输入对管。

优选地，所述第二级放大器包括第三pmos管pm3、第四pmos管pm4、第一nmos管和第二nmos管；所述第三pmos管pm3和所述第四pmos管pm4分别连接于所述第一pmos管pm1和所述第二pmos管pm2，所述第一nmos管和所述第二nmos管分别连接于所述第三pmos管pm3和所述第四pmos管pm4。

第三pmos管pm3、第四pmos管pm4、第一nmos管nm1和第二nmos管nm2为第二级折叠共源共栅放大器，第三pmos管pm3和第四pmos管pm4起到隔离第三nmos管nm3和第四nmos管nm4尾电流噪声的作用，从而降低运算放大器的噪声。

通过将差分对管作为电路输入端，并在输出级与输入级之间加入第三pmos管pm3、第四pmos管pm4作为次级共源放大器电路，使得输出噪声折算到输出噪声的比例降低，从而实现降低整个电路系统噪声的功能。

优选地，所述第三pmos管pm3和所述第四pmos管pm4的源极均连接于所述偏置电源ib；所述第三pmos管pm3的栅极连接于所述第一pmos管pm1的漏极，其漏极连接于所述第二nmos管nm2的源极；所述第四pmos管pm4的栅极连接于所述第二pmos管pm2的漏极，其漏极连接于所述第一nmos管nm1的源极；所述第一nmos管nm1和所述第二nmos管nm2的源极还连接于所述尾电流源，所述第一nmos管nm1和所述第二nmos管nm2的栅极相互连接、漏极连接于所述电流折叠子电路。

优选地，所述第一pmos管pm1和所述第二pmos管pm2的源极均连接于所述偏置电源ib；所述第一pmos管pm1和所述第二pmos管pm2的漏极分别通过第一电阻和第二电阻接地；所述第一pmos管pm1和所述第二pmos管pm2的栅极连接于差分输入端。

优选地，所述电流折叠子电路包括相互连接的第五pmos管pm5、第六pmos管pm6，以及相互连接的第七pmos管pm7和第八pmos管pm8；所述第五pmos管pm5连接于所述第一nmos管nm1，所述第六pmos管pm6连接于所述第二nmos管nm2，所述第七pmos管pm7连接于所述第五pmos管pm5，所述第八pmos管pm8连接于所述第六pmos管pm6。

优选地，所述第五pmos管pm5的栅极与所述第六pmos管pm6的栅极相互连接，所述第七pmos管pm7的栅极与所述第八pmos管pm8的栅极相互连接；所述第五pmos管pm5的漏极连接于所述第一nmos管nm1的漏极，所述第五pmos管pm5的源极连接于所述第七pmos管pm7的漏极；所述第六pmos管pm6的漏极连接于所述第二nmos管nm2的漏极，所述第六pmos管pm6的源极连接于所述第八pmos管pm8的漏极；所述第七pmos管pm7和所述第八pmos管pm8的源极连接于电源。

优选地，所述尾电流源包括相互连接的第三nmos管nm3和第四nmos管nm4，且所述第三nmos管nm3和所述第四nmos管nm4连接于第二偏置电压。

优选地，所述第三nmos管nm3的漏极连接于所述第四pmos管pm4的漏极和所述第一nmos管nm1的源极；所述第四nmos管nm4的漏极连接于所述第三pmos管pm3的漏极和所述第二nmos管nm2的源极；所述第三nmos管nm3和所述第四nmos管nm4的源极接地，所述第三nmos管nm3和所述第四nmos管nm4的栅极相互连接并连接于所述第二偏置电压。

应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。