专利名称：锁相环电路的制作方法
技术领域：
本发明与锁相环(PLL)电路有关。
PLL频率综合器当前普遍用与移动通信和其他应用，称为PLL电路，示于图4。计数器42对基准信号源41的输出信号进行分频，产生一个为基准信号源41的分频信号的输出信号。另一个计数器44对压控振荡器(VCO)电路43的输出信号进行分频，产生一个为压控振荡器(VCO)电路43的分频信号的输出信号。相位比较器电路45将这两个输出信号进行比较，产生两个输出信号，分别从它的输出端UP和DP输出。这两个输出信号的脉冲宽度相应与计数器44的输出信号FV相对计数器42的输出信号FR的相位滞后或寻前量。电荷泵46根据出现在输出端UP和DN上的输出信号对电容性器件(未示出)进行充放电。电荷泵46输出的充电电流由低通滤波器47加以平滑。滤波器47的输出电压信号加到压控振荡器电路43作为控制电压。在启动或信道切换时产生的输出信号FR和FV的相移反馈给压控振荡器电路43作为控制电压。这样，输出信号FR和FV的频率超于一致。也就是说，PLL电路达到了锁相。
在图4所示的电路中，计数器42和44並不同时开始计数。因此，相位比较器电路45所检测到的相位差与输出信号FR和FV之间的实际相位差不符。例如，假设在初始状态输出信号FR和FV的周期分别为fR和fV1，如图5的波形所示，而相位比较器电路45得出的相位差为α2。如果假设输出信号FV以后周期为fV2，那么在下次相位比较时间相位比较器电路45得出的相位差α2为α2＝(fR-α1)-fV2但是，输出信号FR和FV之间的实际相位差α3为
α3＝fR-fV2这样，相位比较器电路45得出的相位差α2就与实际相位差α3不一致。因此，不能提供控制电压的适当反馈控制，从而延长了锁相时间。
本发明的目的是提供一种克服了上述缺点的锁相环电路。
本发明中，有一个相位比较器电路对来自第一计数器的第一输出信号和来自第二计数器的第二输出信号在相位上进行比较。第一计数器对基准信号源的输出进行分频，而第二计数器对压控振荡器(VCO)电路的输出进行分频。如果第二输出信号在相位上滞后于第一输出信号，相位比较器电路就产生一个脉冲宽度与相位滞后量相应的第一误差信号。如果第二输出信号在相位上超前于第一输出信号，相位比较器电路就产生一个脉冲宽度与相位超前量相应的第二误差信号。无论是第一还是第二误差信号都经电荷泵电路和低通滤波器电路送至VCO电路作为控制电压。在相位滞后的这段时间内，使第一计数器复位，而在相位超前的这段时间内，是第二计数器复位。这使第一和第二计数器计数操作的开始点同步，因此相位比较器电路所检测到的相位就与第一和第二输出信号之间的实际相位差相符，从而可以缩短锁相时间。
因此，本发明所提供的锁相环电路包括一个产生具有基准频率的输出信号的基准信号源；一个通过对基准信号源的输出信号的基准频率进行分频产生一个第一输出信号的第一计数器；一个产生具有与一个控制电压相应的频率的输出信号的压控振荡器电路；一个通过对所述压控振荡器电路的输出信号进行分频产生一个第二输出信号的第二计数器；一个通过在相位上对所述第一和第二计数器的第一和第二输出信号进行比较产生一个第一误差信号或一个第二误差信号的相位比较器电路；一个由所述相位比较器电路的所述第一或第二误差信号驱动的电荷泵电路；一个将所述电荷泵电路的输出变换成所述控制电压送至所述压控振荡器电路的低通滤波器；以及一个控制电路。在第二输出信号在相位上滞后于第一输出信号时，相位比较器电路产生脉冲宽度与相位滞后量相应的所述第一误差信号。在第二输出信号超前第一输出信号时，相位比较器电路产生脉冲宽度与相位超前量相应的所述第二误差信号。在相位滞后时，控制电路使第一计数器复位。在相位超前时，控制电路使第二计数器复位。
最好，控制电路对第一或第二误差信号作出响应，根据相位滞后或超前相应使第一或第二计数器复位。
在以下结合附图所作的说明中可清楚地看到本发明的其他目的和特点。在这些附图中
图1为按本发明的一个实施例构成的锁相环(PLL)电路的方框图；图2为图1所示电路的主要部分的电路图；图3为例示图1所示电路的工作情况的定时图；图4为现有技术的PLL电路的方框图；以及图5为例示图4所示电路的工作情况的定时图。
下面，将结合图1说明按照本发明的一个实施例构成的锁相环(PLL)电路。基准信号源1产生一个具有基准频率的信号。第一计数器用适当分频比对基准信号源1输出的基准频率信号进行分频，产生一个第一输出信号FR。压控震荡器(VCO)电路3产生一个频率信号，由第二计数器4用适当分频比分频，产生一个第二输出信号FV。第一和第二计数器2和4都是可编程计数器，它们的分频比由切换信道的控制部(未示出)控制。相位比较电路5将第一和第二输出信号FR，FV在相位上进行比较。如果第二输出信号FV在相位上滞后于第一输出信号FR，相位比较器电路5就产生一个脉冲宽度与相位滞后量相应的第一误差信号UP。如果第二输出信号FV在相位上超前第一输出信号FR，相位比较器电路5就产生一个脉冲宽度与相位超前量相应的第二误差信号DN。电荷泵6由第一误差信号UP或第二误差信号DN驱动。低通滤波器电路7将电荷泵电路6的输出变换成一个控制电压，送至VCO电路3。控制电路8在上述相位滞后时使第一计数器2复位而在相位超前时使第二计数器4复位。
对于控制电路8来说只要控制第一计数器2和第二计数器4。具体来说，使用的是图2所示的电路。触发器81接收第一误差信号UP和第二误差信号DN，相应使它的输出端Q和Q置位和复位。这些输出分别由倒相器82和83倒相，各自加到NAND门84和85的相应一个输出端。第二输出信号FV和第一输出信号分别加到NAND门84和85的相应另一个输入端。NAND门84和85的输出分别由倒相器86和87倒相后分别送至第一计数器2和第二计数器4的复位端REN和NEN。
下面结合图3这个定时图对如上构成的电路的工作情况作进一步的说明。首先假设第二输出信号FV滞后于第一输出信号FR。第一输出信号FR在时刻t0有一个上升边。第二输出信号FV在时刻t1有一个上升边。在控制电路8中，加到触发器81上的第一和第二误差信号UP和DN分别处于低电平(L)状态，因此NAND门84和85通常是受屏蔽的。在这个受屏蔽的条件下，出现在输出端Q和Q可以认为是处于足够高(H)的状态，加到倒相器82和83的输入端。
如果第一输出信号FR在时刻t2有一个下降边，从相位比较器电路5的输出端UP得到的第一误差信号呈现为一个上升边。因此，信号Q在控制电路8内呈现为一个下降边。这个信号Q通过倒相器82加到NAND门84的一个输入端。由于加到另一个输入端的信号FV处于高电平(H)状态，因此NAND门84的输出处于低电平(L)状态。NAND门84的输出通过倒相器86加到第一计数器2的复位端REN。也就是说，信号REN由于信号Q的下降边而上升，因此使第一计数器2复位。虽然第一计数器处于复位状态，第一输出信号FR保持在L状态，所以在后级中的相位比较器电路5不受影响。
如果第二输出信号FV在时刻t3下降，第一误差信号UP就下降。这使信号Q上升和信号REN下降，从而撤消了第一计数器2的复位状态，第一计数器2重新开始计数。同时，第二计数器4开始对信号FV的下个脉冲周期计数。结果，第一和第二计数器2，4的计数操作的开始点得到了同步。在现有技术中，在第二计数器4开始对下个脉冲的周期进行计数时，第一计数器2已经对下个脉冲的周期计数。与这种现有技术不同，相位比较器电路5检测到的相位差可以与第一输出信号FR和第二输出信号FV之间的实际相位差相符。因此，这个相位差作为一个控制电压适当地反馈给FCO电路3。这样，就可以缩短锁向时间。
下面假设第二输出信号FV超前第一输出信号FR。如果第二输出信号FV在时刻t4出现一个上升边，而如果第一输出信号FR在时刻t5出现一个上升边，那么在控制电路8中加到触发器81的两个输入都处在L状态。在输出端Q和Q的信号作为H状态信号分别加到倒相器82和83。
如果第二输出信号FV在时刻t6下降，相位比较器电路5的输出端DN上的第二误差信号DN就上升。因此，在控制电路8中信号Q下降。这个信号Q通过倒相器83加到NAND门85的一个输入端。由于加到另一个输入端的第一输出信号FR处于高电平(H)状态，NAND门85的输出变为低电平(L)状态。NAND门85的输出通过倒相器87加到第二计数器4的复位端NEN。也就是说，由于信号Q的下降边的作用信号NEN上升，因此使第二计数器4复位。
如果第一输出信号FR在下一个时刻t7下降，第二误差信号DN就下降。信号Q上升，而信号NEN下降，从而撤消了第二计数器4的复位状态，第二计数器4重新开始计数。同时，第一计数器2开始对信号FR的下个脉冲的周期计数。这样，如果第二输出信号FV超前第一输出信号FR，那么对于第一和第二输出信号FR，FV的下个脉冲的相位比较来说，第一和第二计数器2，4的计数操作的开始点就得到了同步。
因此，如上所述，在本实施例中，控制电路8在第二输出信号FV的相位滞后于第一输出信号FR时使第一计数器2复位，而在相位超前时使第二计数器4复位。因此，第一和第二计数器2，4的计数操作的开始点得到了同步，从而相位比较器电路5检测到的相位差就能与第一输出信号FR和第二输出信号FV之间的实际相位差相符。于是，这个相位差作为一个控制电压适当地反馈给VCO电路3。结果，缩短了锁相时间。
在按照本发明设计的锁相环电路中，相位比较器电路在相位上对第一计数器的输出信号和第二计数器的第二输出信号进行比较。第一计数器对基准信号源的输出进行分频。第二计数器对压控振荡器(VCO)电路的输出进行分频。如果第二输出信号的相位滞后于第一输出信号的相位，相位比较器电路就产生一个脉冲宽度与相位滞后量相应的第一误差信号。如果第二输出信号的相位超前第一输出信号的相位，相位比较器电路就输出一个脉冲宽度与相位超前量相应的第二误差信号。第一或第二误差信号作为一个控制电压通过电荷泵电路和低通滤波器电路反馈给VCO电路。这种PLL电路包括一个根据相位滞后还是超前相应使第一计数器或第二计数器复位的控制电路。因此，第一和第二计数器进行计数的开始点能得到同步，从而相位比较器电路检测到的相位差就能与第一和第二输出信号之间的实际相位差相符。结果，第一和第二误差信号，或相位差，作为控制电压适当地反馈给VCO电路，缩短了锁相时间。
权利要求
1.一种锁相环电路，包括一个产生基准频率信号的基准信号源；一个通过对所述基准信号源输出的所述基准频率信号进行分频产生一个第一输出信号的第一计数器；一个产生一个频率与一个控制电压相应VCO输出信号的压控振荡器(VCO)电路；一个通过对所述VCO输出信号进行分频产生一个第二输出信号的第二计数器；一个在相位上对分别来自所述第一和第二计数器的所述第一和第二输出信号进行比较的相位比较器电路，所述相位比较器电路在所述第二输出信号的相位滞后于所述第一输出信号的相位时产生一个脉冲宽度与相位滞后量相应的第一误差信号，而在所述第二输出信号的相位超前所述第一输出信号的相位时产生一个脉冲宽度与相位超前量相应的第二误差信号；一个由所述相位比较器电路产生的所述第一和第二误差信号驱动的电荷泵电路；一个将所述电荷泵电路的输出变换成所述控制电压加到所述VCO电路上的低通滤波器；以及一个根据所述相位是滞后还是超前分别使所述第一计数器或第二计数器复位的控制电路。
2.如在权利要求1中所提出的锁相环电路，其中所述控制电路响应所述第一误差信号或第二误差信号根据所述相位是滞后还是超前分别使所述第一计数器或第二计数器复位。
全文摘要
本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时,控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时,控制电路使第二计数器复位。这样,第一和第二计数器执行的计数操作的开始点就得到了同步。
文档编号H03L7/089GK1258963SQ99126510
公开日2000年7月5日 申请日期1999年12月22日 优先权日1998年12月25日
发明者菊川弘久 申请人:日本精密电路株式会社