的元素编号打算指示相似的元素或特征。
[0031]诸如...中的至少一个”之类的表述当在元素的列表之前时修饰整个元素列表，而不修饰列表中的个体元素。要理解，虽然在本文中可使用术语“第一”、“第二”、“第三”等等来描述各种元件、组件、区域、层和/或区段，但这些元件、组件、区域、层和/或区段不应受这些术语所限。这些术语只是用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段相区分。从而，以下论述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、层或区段，而不脱离发明构思的精神和范围。
[0032]空间相关术语，例如“在下面”、“在下方”、“下部的”、“在正下方”、“在上方”、“上部的”等等，在本文中为了容易描述起见可用来描述如附图中所示的一个元件或特征与另(一个或多个)元件或(一个或多个)特征的关系。要理解，除了附图中描绘的方位之外，这种空间相关术语还打算涵盖使用中或操作中的装置的不同方位。例如，如果图中的装置被翻过来，那么被描述为在其他元件或特征的“下方”、“下面”或“正下方”的元件的方位于是将在其他元件或特征的“上方”。从而，示例术语“在下方”和“在正下方”可涵盖在上方和在下方这两个方位。装置可以有其他的方位(例如，旋转90度或处于其他方位)，并且本文使用的空间相关描述语应当被相应地解读。此外，还要理解，当一层被称为在两层“之间”时，其可以是这两层之间的唯一层，或者也可能存在一个或多个居间层。
[0033]本文使用的术语只是为了描述特定实施例，而并不打算限制发明构思。就本文使用的而言，单数形式“一”和“该”打算也包括复数形式，除非上下文明确地另有指示。还要理解，术语“包括”和/或“包含”当在本说明书中使用时指明了所记述的特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。就本文使用的而言，术语“和/或”包括关联的列出项目中的一个或多个的任意和所有组合。另外，在描述发明构思的实施例时对“可以”的使用指的是“本发明的一个或多个实施例”。另外，术语“示范性”意在指示例或例示。
[0034]要理解，当称一元件或层在另一元件或层“之上”、“连接到”、“耦合到”或“邻近”另一元件或层时，其可直接在该另一元件或层之上或者直接连接到、耦合到或邻近该另一元件或层，或者可存在一个或多个居间的元件或层。与之不同，当称一元件或层“直接在另一元件或层上”、“直接连接到另一元件或层”、“直接耦合到另一元件或层”或者“与另一元件或层紧邻”时，则没有居间的元件或层存在。
[0035]当称一元件“以开关方式连接”(switch-connected)到另一元件时，其是在有可被设定为使能或禁能该连接的至少一个居间元件一一例如开关元件(诸如晶体管或开关)一一的情况下连接到该另一元件的。当两个元件以开关方式连接时，这两个元件之间的连接可以被称为“可切换连接”，其在被使能时是“使能连接”，而在被禁能时是“禁能连接”。
[0036]如本领域技术人员将会理解的，组件的输入或输出可以是携带被表示为相对于地的电压的信号的单个导体，或者其可以是包括携带互补信号的一对导体的差分输入或输出。附图中示为单条线的连接可以表示携带着例如由信号及其补体构成的差分信号的多于一个导体。
[0037]参考图1，在一个实施例中，双模串行链路时钟和数据恢复(clock and datarecovery,CDR)电路当如图所示那样配置时在转发时钟模式(或“第一模式”)中操作。转发时钟在转发时钟缓冲器105处被接收，并且转发时钟缓冲器105的输出被馈送到第一鉴相器、电荷泵(charge pump，CP) 112、模拟环路滤波器(analog loop filter，ALPF)114 和压控振荡器(voltage-controlled oscillator, VCO) 116的级联，其中第一鉴相器可以是线性鉴相器(linear phase detector,LPD)或者“第一鉴相器” 110。线性鉴相器110具有一输出和两个输入，即第一输入IlOa和第二输入110b，第二输入IlOb是(或者连接到)用于从链路接收转发时钟的输入(或者说“转发时钟输入”)。压控振荡器116的输出通过分频器118被反馈到线性鉴相器110的第一输入，并且转发时钟缓冲器105的输出连接到线性鉴相器110的第二输入。分频器118具有输入和输出，并且按整数N对压控振荡器116的频率进行分频，使得当压控振荡器116按转发时钟的频率的N倍操作时，线性鉴相器110的两个输入接收具有相同频率的信号。分频器118的输入连接到压控振荡器116的输出，并且分频器118的输出连接到第一鉴相器110的第一输入。
[0038]在一个实施例中，电荷泵112源发或吸收与线性鉴相器110的输出成比例的电流，并且在模拟环路滤波器114的输入处有电容器或RC网络(诸如，2阶锁相环(phase-lockedloop,PLL)的滤波器)，其上的电压的变化率则与电荷泵所源发或吸收的电流成比例。连接成环形式的线性鉴相器110、电荷泵112、模拟环路滤波器114和压控振荡器116的组合形成锁相环(PLL)。线性鉴相器110包括生成与其两个输入处的信号之间的相位差成比例的模拟输出信号的电路；此信号被电荷泵112和模拟环路滤波器114的级联放大并滤波，电荷泵112和模拟环路滤波器114 一起提供适当的增益和适当的环路形状，以使得PLL的性能和稳定性可接受。在一个实施例中，电荷泵112和模拟环路滤波器114级联连接在第一鉴相器110的输出和压控振荡器116的输入之间。
[0039]然后压控振荡器116的输出被利用作为基准时钟，其相位由受本地相位恢复环控制的相位插值器(phase interpolator, PI) 120来调整。相位插值器120具有振荡器输入和相位插值码(PI码)或“相位调整”输入，并且其生成输出，该输出通过按与在相位插值码输入处接收到的相位插值码相对应的量对基准时钟进行相移而形成。在一个实施例中，相位插值器120具有包括用于从VCO 116接收本地时钟的若干个相位的若干个导体的振荡器输入，并且其生成作为这若干个相位的线性组合的输出。在另一实施例中，相位插值器120包括一个或多个延迟元件，每个延迟元件的输出是具有相移的基准时钟信号；相位插值器120然后在基准时钟的任意相位处生成本地时钟作为这些延迟元件的输出的线性组合。本文描述的实施例采用了压控振荡器，但可以采用以数字方式控制的振荡器或者任何具有可控频率的振荡器(本文中称为“受控振荡器”)。就本文中使用的而言，“时钟信号”、“时钟输入”、“时钟输出”、“振荡器输入”和“VC0输出”可以指携带时钟频率的电压或电流的一个导体，或者其可以指携带具有不同相位的时钟频率或者使用差分信令或者前述两者的多个导体。在一个实施例中，相位插值器120的振荡器输入连接到受控振荡器(例如，VCO 116)的输出，并且相位插值器120的输出连接到相位恢复块(130、132、135)的时钟输入。在一个实施例中，在第一操作模式中，第一相位恢复块(130、132、135)的输出以使能连接来连接到第一相位插值器120的相位调整输入。
[0040]第一数据通道Dtl上的数据信号被数据缓冲器125缓冲，并且缓冲的信号被馈送到数据采样器(或者“第一采样器”)130和跨越采样器(或者“第二采样器”)132，第一采样器和第二采样器中的每一个具有数据输入、时钟输入和输出。数据缓冲器125和转发时钟缓冲器105中的每一个可具有差分输入，例如具有携带着互补信号的两个导体的输入，并且可具有差分或单端输出。在一个实施例中，不存在数据缓冲器125和转发时钟缓冲器105，并且用于生成本地时钟的系统一一即，⑶R电路一一以线性鉴相器110的输入和两个采样器130、132的连接输入来作为输入。数据采样器130在本地时钟转变时对数据缓冲器125的输出采样，并且跨越采样器132在正交时钟转变时对数据缓冲器125的输出采样，其中正交时钟是从本地时钟导出的信号，其相位偏移了比特周期的一半。正交时钟可以作为由相位插值器120生成的时钟信号的一部分来提供(相位插值器的输出处的本地时钟的相位和正交时钟信号的相位两者都根据相位插值器的相位调整输入处的信号来加以调整)，或者其可由相位插值器120外的单独的正交时钟生成器来生成。数据采样器和跨越采样器的输出被馈送到开关式鉴相器(bang-