>[0074]在一些情况下，本说明书的任何ADC可实施为集成电路或作为其一部分。有利地，具有η个模拟输入的本说明书的单核心ADC可以功能上等效于虚拟多通道ADC。与包含多个单模拟输入单核ADC单元的真正多通道ADC相比，在本说明书的某些实施例可实现硅表面面积和功率要求的明显节约。
[0075]图10是根据本说明书的一个或多个实施例的无线基站1000的方框图。在本实施例中，无线基站1000的主要子系统包括:RF卡1010、信道卡1020、控制卡1030、定时卡1040、开关卡1050以及电话接口卡1060。
[0076]RF卡1010提供射频信号调节和其他相关服务，包括在示例中的两通道模拟到数字转换。为此，RF卡1010包括如公开于图1的超外差接收器100。可替换地，可以使用图3的超外差接收器300。射频卡1010还包括数字下变频器(DDC) 1012。DDC1012可用来执行在此所公开的数字下变频器的操作，以及其它下变频操作。数字上变频器(DUC) 1016可以执行在本说明书中所公开的数字上变频器操作，以及其它上变频操作。
[0077]RF卡1010还包括数字预失真(DPD)滤波器1014。DH)1014可以使用如本文所述的过滤信号失真。
[0078]RF卡1010还包括数模转换器(DAC) 1018。在一个示例中，DDC1012、DPD 1014、DUC 1016和DAC 1018可内部提供作为超外差接收器100的示例的一部分，DDC 1012和DUC1016可由RF混频器140和340提供。在其他实施例中，DDC 1012和DUC 1016可以被提供为用于RF卡1010的其他上变频器和下变频器功能。Dro可全部或部分地由滤波器130、150、330、360和/或362提供。在其它示例中，DB) 1014可提供其他的或其他的筛选功能。DAC 1018可部分由图7的DAC 740提供，或者提供提其他的或其他的DAC功能。因此，应当理解:从超外差接收器100分离某些元件的公开并不意图是限制性的，而是相反意在表明，RF卡1010可以包括附加的或补充的功能，或者可以完全依赖于超外差接收器100的内部功會K。
[0079]最后，RF卡1010包括胶合逻辑1019。
[0080]RF卡1010可通信地耦合到信道卡1020。在一个示例中，通信耦合经由通用公共射频接口(CPRI)或通过竞争性标准来完成，诸如开放基站架构倡议(OBSI)。如果必要的话，使用诸如CPRI或OBSI的远程通信标准允许信道卡1020物理上远离射频卡1010。因此，在一个实施例中，RF卡1010可以是直接、紧贴和物理耦合到信道卡1020，以及在另一个实施例中，RF卡1010可以例如通过网络或无线网络远程耦合到信道卡1020。
[0081]信道卡1020包括用于通信协议的物理层(PHY)和媒体访问控制(MAC)层的基带处理器。信道卡1020还可包括多路复用器/多路分离器1024以及主处理器1028。主处理器1028可以是如本文所述的任何类型的处理器，在某些情况下可以是分立和独立的处理器，诸如数字信号处理器或中央处理单元，或者可以是集成电路的一部分或信道卡1020的系统级芯片(SoC)实施方式的一部分。主处理器1028可以可通信地耦合到其中存储有可执行指令的存储器1029，其可操作以指示主机处理器1028执行信道卡1020的功能。
[0082]基站1000还包括控制卡1030，其被配置以提供整个系统的控制。控制卡1030包括处理器1032，其可以是包括SoC处理器的任何类型的处理器。逻辑1034可以被提供给程序处理器1032，并可以是存储器、存储区、ROM或类似的。在一个示例中，逻辑1034包括指令，其可操作以指示处理器1032执行控制卡1032的功能。胶合逻辑1036也被设置在控制卡1030上。
[0083]定时卡1040提供了精确的时序控制。定时卡1040包括时钟发生器1042，它在一个示例中可向包括RF卡1010的系统组件提供时钟信号。特别地，在一个示例中，定时卡1040向超外差接收器100提供本地振荡信号LOl和L02。定时卡1040还可包括精密时间块1044，其可以被配置为接收信号，包括全球定位系统(GPS)、网络时间协议(NTP)和精确时间协议(PTP)。精确时间块1044的功能可以被配置为提供非常准确和精确的全球时间的指标。在一些示例中，高精度的时间读数可解决相当小的变化，包括网络的滞后时间和相对效应。
[0084]开关卡1050包括通信地耦合到通道卡1020的交换接口 1052。
[0085]电话接口卡1060可以例如经由接入网关(AGW)和/或射频网络控制器(RNC)协议提供对电话网络的访问。电话接口卡1060可以包括能够处理协议的接口卡1062，诸如因特网协议(IP)和异步转移模式(ATM)。因此，电话网络接口 1060可以提供在基地台1000的本地通信和更广泛的网络(诸如因特网或任何其它合适的网络)之间的桥接。电话接口卡1060还包括胶合逻辑1066。
[0086]应当认识到，尽管在基站1000内通过非限制性示例的方式描述多个“卡”，但并不意在说明书被限定于分离或离散的卡。在一个示例中，，在参考图10所描述的所有或一些“卡”可以被提供作为与背板或其它总线接口的物理上分离卡。在另一示例中，图10的“卡”可以被理解为独立的子系统，其可以全部被提供为单个电路板的一部分，或可被提供作为SoC实现的一部分。还应当指出，基站1000的某些功能可以重复提供，并在这些情况下，重复功能可以组合在单件的物理硬件中。例如，控制卡1030的处理器1032和信道卡1020的后处理器1028都以举例的方式公开，作为两个物理上独立的卡或两个物理上分离的处理器。然而，在一些示例中，除了图4的控制器480的功能，两个处理器的功能可以全部由单个处理器、处理器组或其他安排提供。在图10中所公开的边界和划分因而仅通过举例的方式提供，并且被提供为了便于讨论和说明的逻辑划分，并提供参考的有用帧用于讨论所公开的功能，并且不旨在是限制。
[0087]以上概述了多个实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开，作为用于实现相同目的和/或实现本文所介绍的实施例的相同优点的设计或修改其他过程和结构的基础。那些熟练的技术人员也应该认识到，此类等效构造不脱离本公开的精神和范围，并且它们可以在此不脱离本公开的精神和范围的前提下进行各种改变、替换和更改。
[0088]本公开内容的特定实施例可容易地包括片上系统(SOC)的中央处理单元(CPU)程序包。SOC表示集成计算机或其它电子系统的组件到单个芯片的集成电路(1C)。它可包含数字、模拟、混合信号和射频功能，所有这些都可以设置在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，具有位于单一电子封装内并能够紧密地彼此通过电子封装交互的多个芯片。在各种其它实施例中，数字信号处理功能可以实施在如下中的一个或多个硅芯中:专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片。
[0089]在示例实施方式中，本文中所概述的处理操作的至少一些部分也可以被实现在软件中。在一些实施例中，其中的一个或多个特征可以以所公开附图中的元件外部提供的硬件实施，或以任何适当的方式合并以实现预期的功能。各种部件可以包括软件(或往复式软件)，可以按顺序协调以实现如这里概述的操作。在仍然其他实施例中，这些元件可以包括任何合适的算法、硬件、软件、组件、模块、接口或有利于其操作的对象。
[0090]此外，与所描述的微处理器相关联的一些组件可以被移除，或以其它方式固结。在一般意义上，图中所描绘的安排可以是在其陈述更逻辑，而但物理体系结构可包括这些元件的各种排列、组合和/或混合。必须注意:无数可能的设计配置可以用来实现本文所概述的操作目标。相应地，相关设施具有无数的替代布置、设计选择、设备可能性、硬件配置、软件实现方式、设备选项。
[0091]任何合适配置的处理器组件可以执行与数据相关的任何类型的指令来实现本文详述的操作，诸如由控制器480提供的那些。本文所公开的处理器可转换元件或制品(例如，数据)从一种状态或事情到另一种状态或事物。在另一个示例中，本文概述的一些操作可使用固定逻辑或可编程逻辑(例如，由处理器执行的软件和/或计算机指令)实现，并且本文中所指出的元件可以是某种类型的可编程处理器、可编程数字逻辑(例如，现场可编程门阵列(FPGA)、可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM))、包括数字逻辑的ASIC、软件、代码、电子指令、闪存、光盘、CD-ROM、DVD ROM、磁或光卡、适于存储电子指令的其他类型的机器可读介质或任何合适组合。在操作中，酌情并基于特定的需求，处理器可将信息存储在任何适当类型的非临时性存储介质(例如，随机存取存储器(RAM)、只读存储器(R0M)、现场可编程门阵列(FPGA)、可擦除可编程只读存储器(EPROM)、电可擦除可编程ROM(EEPROM)等)、软件、硬件、或任