10和/或偏置电路114以及信号处理电路102。然而，如前面所提到的，偏置电路112、114可被放置在不同的位置。例如，在一些实施例中，偏置电路112可位于浮动偏置电路104和信号处理电路102之间。在这样的实施例，可以使用不同类型的晶体管Q7，诸如NPN型晶体管。类似地，在某些实施例中，偏置电路114可位于浮动偏置电路106和信号处理电路102之间。在这样的实施例中，可以使用不同类型的晶体管Q9，诸如PNP型晶体管。
[0041]在图3的示出实施例中，浮置偏置电路104包括实现为晶体管Q7、Q8的开关元件、缓冲电路302和电阻器304。然而，应该理解，按照需要，可以在浮动偏置电路104中使用更少、更多或不同的组件。例如，电阻器304可以使用其他电阻元件(诸如，晶体管)来实现，以及基于信号处理电路102的结构可以使用更少或更多个晶体管。
[0042]在一些实施例中，电阻器304可电串联耦合系统电源高源108和缓冲电路302的输入端，以及信号处理电路102 (或电阻器202)。缓冲电路302的输出可以与晶体管Q7和Q8的基极/栅极电耦合。以这种方式，晶体管Q7和Q8的基极/栅极电压可等于或大致相等。因此，在一些实施例中，缓冲电路302的输入端、电阻器304的端部和信号处理电路102的一部分(例如，到输出节点VOUT远端的电阻器202的一端)可以电经由电节点耦合。以这种方式，在浮置偏置电路104的电压电平(例如，在浮动偏置电路104的节点，诸如缓冲部302的输入和/或输出)至少部分基于信号处理电路102的电压电平变化(例如，在输出节点VOUT的数据信号的电压电平，或经由一个或多个电阻性元件电耦合到缓冲器电路302的输入的信号处理电路102的其他节点)。同样，缓冲电路302和晶体管Q7和Q8的基极/栅极的输出可经由另一个电节点电耦合。
[0043]在一些实施例中，晶体管Q7的发射极/源极可以电耦合偏置电路112、系统电源高源108、另一个浮动偏置电路和/或其中实现浮动偏压电路104的其他组件。在这样的实施例中，晶体管Q7的集电极/漏极可以电耦合信号处理电路102、另一个浮动偏置电路和/或其中实现浮动偏置电路104的电路的其它组件。在某些实施例中，晶体管Q8的集电极/漏极可以电耦合系统电源高源108、另一个浮动偏置电路和/或其中实施浮动偏置电路104的电路的其它组件。在这样的实施例中，晶体管Q8的发射极/源极可以电耦合信号处理电路102、另一个浮动偏置电路和/或其中实现浮动偏置电路104的电路的其它组件。
[0044]应该理解，浮动偏置电路104的组件可以以各种方式来实现。例如，在一些实施例中，晶体管Q7可以被实现为PNP晶体管，以及晶体管Q8可实现为NPN晶体管。然而，应当理解，可以根据需要使用不同类型和开关元件的安排。例如，晶体管Q7和Q8可以实现为NPN型或PNP型双极结型晶体管(如图所示)、场效应晶体管、晶体管、IGBT等等。此外，在一些实施例中，缓冲电路302可以使用运算放大器和/或晶体管来实现。在某些实施例中，缓冲电路302可被实现为单位增益放大器或电压跟随器。在一些实施例中，缓冲电路302可以实现为四晶体管缓冲电路，其使用图2中的晶体管Q1、Q2、Q3、Q 4的相同或类似结构，并且如下面参照图5更详细地描述。此外，应当理解，电阻器304、308可以使用其他电阻元件来实现，诸如(但不限于)晶体管。
[0045]根据其结构，浮置偏置电路104可以提供系统100的两个组件之间的电压降(例如，系统电源高源108和信号处理电路102之间，两个浮动偏置电路之间，和/或浮动偏置电路和系统电源高源108和信号处理电路102中的一个之间)。例如，在一些实施例中，浮置偏置电路104可以提供系统100的两个组件之间的50%的电压降。
[0046]在某些实施例中，浮动偏置电路104的电压电平(例如，在缓冲浮动偏置电路104的302的输入和/或输出)可以是信号处理电路102的电压电平(或者更靠近所述信号处理电路102的靠近浮动偏置电路104的电压电平)和系统电源高源108的电压电平(或更接近系统电源高源108的接近浮动偏置电路104的电压电平)之间的中途。系统电源高源108的电压电平和信号处理电路102的电压电平之间的差也可在本文中称为高源电路电压差。
[0047]通过提供系统100的两个组件之间的电压降，浮置偏置电路106可以减少在信号处理电路102的组件的电压差，从而保持该信号处理电路102的组件在它们的击穿电压阈值中。
[0048]由于浮动偏置电路104的结构，信号处理电路102的电压电平的变化(例如，由于数据信号)可导致浮动偏压电路104的电压电平的改变(例如，在浮动偏置电路104的缓冲器302的输入和/或输出)。例如，如果信号处理电路的电压电平102下降/增加5V，则浮动偏压电路104上的电压电平可以减少/增加2.5V。以这种方式，浮动偏压电路104上的电压电平可以保持系统电源高源108的电压电平和信号处理电路102的电压电平之间中途或大约中途，并且可以提供低电压给信号处理电路102。
[0049]在其中多个浮动偏压电路用在信号处理电路102和系统电源高源108之间的实施例中，每一浮置偏置电路的电压电平之间的高源电路电压差的百分比可以计算为100/(浮动偏置电路数量+1)。因此，如果两个浮动偏置电路104用在信号处理电路102和系统电源高源108之间，信号处理电路的电压电平与第一浮动偏压电路之间的高源电路电压差的百分比可以是33%或大约33%，第一浮动偏置电路和第二浮偏置电路的电压电平之间的高源电路电压差的百分比可以是33%或大约33%，以及第二浮动偏置电路的电压电平和系统电源高源108之间的高源电路电压差的百分比可以是33%或大约33%。同样地，使用信号处理电路102和系统电源高源108之间的三个浮动偏置电路，每个浮动偏置电路之间的高源电路的电压差的百分比可以计算为25%或约25%，依此类推。另外，当数据信号电压电平变化时，每一浮置偏置电路的电压电平之间的高源电路电压差的百分比可以保持相对恒定。
[0050]信号处理电路102和系统电源高源108之间的每个浮动偏置电路的电压阶跃大小可被计算为(高源电路电压差)/(浮动偏置电路的数量+1)。此外，的信号处理电路102和系统电源高源108之间的每个浮动偏置电路之间的电压阶跃可随着数据信号的电压电平发生变化而变化。
[0051]此外，在一些实施例中，例如当信号处理电路102的任一侧需要相同数量的浮动偏置电路时，系统电源高源108和信号处理电路102之间浮动偏置电路的最小数目可以计算为(高源电路电压差/(击穿电压阈值/2))2-1。在某些实施例中，至少部分基于系统使用的浮动偏置电路的总数，用户可确定浮动偏压电路的数量，以定位在系统功率高源108和信号处理电路102之间。在一些实施例中，信号处理电路102和系统电源高源108之间的每个浮动偏置电路之间的最大电压跃迀可至少基于信号处理系统102的组件和/或浮动偏置电路的组件的击穿电压进行计算(例如，击穿电压阈值/2)。
[0052]作为非限制性的示例，54V的直流电源可以配合27V的共模电压的数据信号，和包括具有18V击穿电压阈值的组件的信号处理电路102。此外，用户可希望在信号处理电路102的任一侧具有非对称数量的浮动偏置电路。在本实施例中，浮置偏置电路之间的最大电压跃迀可以计算为18V/2 = 9V，以及系统电源高源108和信号处理电路102之间的浮动偏置电路的最小数量可被计算为(54-27)/(18/2)-1 = 2。因此，系统100可以包括在信号处理电路102和系统电源高源108之间的两个浮动偏压电路(第一和第二浮偏置电路)。
[0053]第一和第二浮偏置电路的电压电平之间的高源电路电压差(27V)的百分比可以是33%或9V。类似地，信号处理电路102和第二浮偏置电路之间以及第一浮动偏置电路和系统电源高源108之间的高源电路电压差的百分比可以分别是33%或9V。因此，在信号处理电路102的电压电平可以是27V，在第二浮偏置电路的电压电平可以是36V，以及在第一浮偏置电路的电压电平可以是45V。
[0054]当数据信号的电压变化时，电路之间的高源电路电压差的百分比可保持相对恒定。例如，如果数据信号电压下降到21V，不同电路之间的高源电路电压差的百分比可保持在33%。然而，虽然不同电路的电压电平之间的高源电路的电压差的百分比可以保持相对恒定(例如，33% )，不同电路之间的电压跃迀可从9V变化至IlV(54-21)/(2+1) = 11)。
[0055]浮动偏置电路106可以以类似于上述的浮动偏置电路104的方式来实现。例如，浮置偏置电路106可包括晶体管(或其它开关元件)Q9、Q10、缓冲电路306和电阻器308。然而，应该理解，可以在浮动偏置电路106中使用更少、更多或不同的组件，如上面参照浮动偏置电路104所描述地。
[0056]类似于电阻器304，电阻器308可以电串联耦合系统电源低源110和缓冲电路306的输入端，以及信号处理电路102(或电阻器204)。缓冲电路306的输出可以电耦合晶体管Q9和QlO的基极/栅极。以这种方式，在晶体管Q9和QlO的基极/栅极电压可等于或大致相等。因此，在一些实施例中，所述缓冲电路306的输入端、电阻器308的一端和信号处理电路102的部分(例如，输出节点VOUT远端的电阻器204的一端或信号处理电路102的其他节点)可以经由电节点被电耦合。以这种方式，在浮置偏置电路106的电压电平(例如，在浮动偏置电路106的节点，诸如在缓冲器306的输入和/或输出)可至少部分基于信号处理电路102的电压电平而变化(例如，在输出节点VOUT的数据信号的电压电平，或通过一个或多个电阻元件电耦合到缓冲器电路的输入的信号处理电路102的其他节点306)。同样，缓冲电路306的输出和晶体管Q9的基极/栅极和QlO可以经由另一个电节点电耦合。
[0057]在一些实施例中，晶体管Q9的发射极/源极可以电耦接偏置电路114、系统电源低源110、另一个浮动偏置电路，和/或其中实施浮动偏压电路106的其他组件。在这样的实施例中，晶体管Q9的集电极/漏极可以电耦合信号处理电路102、另一个浮动偏置电路，和/或其中实现浮动偏压电路106的电路的其它组件。在某些实施例中，晶体管QlO的集电极/漏极可以电耦合系统电源低源110、另一个浮动偏置电路，和/或其中实现浮动偏压电路106的电路的其它组件。在这样的实施例中，晶体管QlO的发射极/源极可以电耦合信号处理电路102、另一个浮动偏置电路，和/或其中实现浮动偏压电路106的电路的其它组件。
[0058]应该理解，在浮动偏置电路106的组件可以以各种方式来实现。例如，在一些实施例中，晶体管Q9可以被实现为PNP晶体管，以及晶体管QlO可实现为NPN晶体管。然而，应当理解，开关元件的不同类型和安排可以根据需要使用。例如，晶体管Q9和QlO可以被实现为NPN型或PNP型双极结型晶体管(如图所示)、场效应晶体管、晶体管、IGBT等等。此外，在一些实施例中，如前所述，缓冲电路306可类似缓冲器电路302实施。此外，应当理解，电阻器304、308可以使用其他电阻元件来实现，例如(但不限于)晶体管。
[0059