[0041 ] 低功率无线设备或消费者设备可要求以较少电流来操作的DAC。在此类应用中，包括信噪失真比(SNDR)、无虚假动态范围(SFDR)以及总谐波失真(THD)的动态线性度性能度量是重要的系统参数。
[0042]图2是根据本发明的一个示例性实施例的被适配成具有低毛刺噪声的14位电流导引DAC 100的简化框图。DAC 100可以在图1所示的设备150中使用。尽管DAC 100被示为具有14位分辨率，但将理解，根据本发明的低毛刺噪声DAC可具有比14位更高或更低的分辨率。DAC 100包括并行连接63个类似的输入级110,(为了简化起见仅示出了级110之一)以形成DAC的6个最高有效位(MSB)，其中j是从I到63的整数。DAC 100还包括形成DAC的8个最低有效位(LSB)的8个级UO1，其中i是从I到8的整数。63个输入级11(^替换地且笼统地被称为输入级110。同样地，8个输入级120 1替换地且笼统地被称为输入级120。为了简化起见，仅示出了输入级12(^中的三者。
[0043]DAC 100同样被示为包括输出级190，输出级190在下文详细描述。DAC 100还被示为包括解码器160，解码器160接收14位输入信号Din[13:0]并且解码应用于各个输入级110、120的晶体管140、145的各个真实D和补位DB。
[0044]每一输入级^(^被示为包括共同形成共源共栅电流源的一对晶体管130和135。每一输入级12(^还被示为包括对与输入级相关联且由输入级接收的一对差分数据D和DB作出响应的一对晶体管开关140和145。每一输入级110,还被示为包括共同形成共源共栅电流源的一对晶体管130和135。每一输入级IlOj还被示为包括对与该输入级相关联且由该输入级接收的一对差分数据D和Db作出响应的一对晶体管开关140和145。布置在输入级120dP 110 j中的晶体管130具有基本相同的尺寸。类似地，布置在输入级120 JP 110 s中的晶体管135具有基本相同的尺寸。相应地，在级12(^和110 j中生成的电流I。具有相同幅值。
[0045]DAC 100还被示为包括各自与8个LSB级120中的不同级相关联的8个电阻性网络155i。每一电阻性网络1551与输入级120 i相关联，并且被适配成对从电阻性网络的相关联的输入级接收到的电流进行缩放。与每一输入级相关联的电阻性网络形成当从布置在该输入级中的晶体管开关140、145的漏极端查看时的R-2R网络。例如，级1202被示为包括R-2R电阻性网络1552。同样地，级120s被示为包括R-2R电阻性网络155 8。
[0046]如从图2中所看见的，每一电阻性网络155i被示为包括4个电阻器，即电阻器152^154^1564^ 158 lD每一输入级12(^的电阻器152 JP 156 i具有耦合至布置在该输入级中的晶体管开关14(^的漏极端的共同端子。类似地，每一输入级120满电阻器1541581具有耦合至布置在该输入级中的晶体管开关145 4勺漏极端的共同端子。电阻器152 ,和15七的第二端子接收参考电压V ?f。对于每一级120k，其中k是从I到7的整数，电阻器156,的第二端子耦合至晶体管开关140 k+1的漏极端，即，接收真实输入数据D k+1且被布置在具有比输入级120k的位位置高一位的位位置的输入级120 k+1中的晶体管开关。同样地，电阻器158,的第二端子耦合至晶体管开关145 k+1的漏极端，即，接收补输入数据DB k+1且被布置在输入级120k+1中的晶体管开关。
[0047]例如，与输入级1202相关联的电阻性网络155 2被示为包括电阻器152 2、1542、1562和1582。电阻器1522和156 2具有耦合至布置在输入级120 2中的晶体管开关140 2的漏极端的共同端子。类似地，输入级1202的电阻器154 2和158 2具有耦合至布置在输入级120 2中的晶体管开关1452的漏极端的共同端子。电阻器152 2和154 2的第二端子接收参考电压Vref0电阻器1562的第二端子耦合至晶体管开关140 3的漏极端。同样地，电阻器158 2的第二端子耦合至晶体管开关1453的漏极端。
[0048]与最低LSB级相关联的电阻性网络1558的电阻器152 8和156 s具有耦合至布置在输入级1208中的晶体管开关140 8的漏极端的共同端子。类似地，每一输入级120 s的电阻器1548和158 s具有耦合至布置在输入级120 8中的晶体管开关145 8的漏极端的共同端子。电阻器15?和154 s的第二端子接收参考电压V ?f。电阻器156s的第二端子耦合至输出级190的求和节点B。同样地，电阻器158s的第二端子耦合至输出级190的求和节点B’。
[0049]电阻器156jP 158 i中的每一者具有电阻R。电阻器152 JP 154 i也具有电阻R。其余7个级中的电阻器152JP 154 i中的每一者具有电阻2R。相应地，与每一输入级UO1相关联的电阻性网络155i形成当从布置在该输入级中的晶体管开关140 JP 145 ^勺漏极端查看时的R-2R网络。
[0050]每一电阻性网络KS1*的电阻被选择成使得流过每一电阻性网络的电流与该电阻性网络的相关联的输入级UO1的二元权重成比例。相应地，如果流过每一输入级的共源共栅晶体管130和135的电流被假定为I。，则流过例如布置在与第7最高有效位相关联的级120s的电阻性网络155 s中的电阻器156 8和158 s并且进入求和节点B、B’的电流为(1/2)*1。。同样地，流过与最低有效位相关联的级UO1的电阻性网络155 1并且进入求和节点B、B’的电流是(1/256)*1。。流过电阻性网络15(^的电流被递送至电流求和节点B、B’，电流求和节点B、B’将输入信号提供给输出级190。在DAC 100的示例性实施例中，电阻性网络被示为R-2R网络，然而将理解，可以使用被适配成使用二元权重来缩放电流的任何其他电阻性网络。
[0051]根据本发明的一个方面的输出级190包括阻抗衰减器190。输出级190替换地在本文被称为阻抗衰减器190。跨过阻抗衰减器190的输出节点0、O’的差分电压表示DAC100的输出电压。电阻器174、176连同电容器178和电压源172—起表示输出负载170。电流源162、164分别向节点B、B’提供电流Iils移，并且电流阱166和168分别从节点0、O’吸取电流1??。电流源162、164和电流阱166、168被适配成使布置在衰减器190中的晶体管维持偏置在有源操作区域中。
[0052]因为流过DAC的所有输入级110、120中的晶体管开关140和145的电流基本上相同并且在通过晶体管开关之后仅由它们相关联的电阻性网络缩放，并且进一步因为所有级中的开关140和145具有相同尺寸，所以DAC 100的MSB级和LSB级之间的毛刺能量相匹配。DAC 100因而具有比常规DAC显著更低的毛刺噪声。电阻性网络使用二元权重准确地划分流过开关的电流。示例性14位DAC 106的8位准确性的电阻器匹配是相对容易获得的。
[0053]因为每一输入级120k所见的R-2R网络，流过每一输入级120 晶体管140 i的电流中的一半被供应到电压Vraf，而这一电流的另一半被供应到晶体管140(1+1)的漏极端。同样地，流过每一输入级12(^的晶体管145 i的电流中的一半被供应到Vraf，而这一电流的另一半被供应到晶体管145(1+1)的漏极端。因此，流过每一电阻性网络155 i的电流是流过电阻性网络155(1+1)的电流的一半。相应地，流过每一输入级120 i中的电阻性网络的电流与DAC中的电阻性网络的相关联的输入级12(^的二元权重成比例。
[0054]阻抗衰减器190有利地增大了输出负载170可能具有的阻抗范围。阻抗衰减器190被进一步适配成计及由于工艺变动、电压和温度引起的输出负载阻抗的变化。因此，由于DAC 100的所有输入级生成相同量的电流并且具有类似的开关尺寸，因此DAC 100具有比常规DAC小得多的跨工艺、电压和温度的带外噪声变动。此外，根据本发明的阻抗衰减器190在选择电阻器152^5^156^ 158 i的电阻方面提供更多灵活性以确保DAC 100的SFDR和SNDR落在期望值内。换言之，根据本发明的阻抗衰减器将电阻性网络的电阻与负载电阻解耦合。
[0055]图3是耦合至负载170的阻抗衰减器190的简化框图。阻抗衰减器190被示为包括具有一对差分输入和一对差分输出的放大器180以及晶体管182、184。阻抗衰减器在US专利N0.8169353中描述。电流源162、164分别向节点B、B’提供电流1_，并且电流阱166和168分别从节点0、O’吸取电流Iils移。电流源162、164和电流阱166、168被适配成使晶体管182、184维持在有源操作区域中。
[0056]衰减器190被适配成使节点B、B’之间的电压差维持在由放大器180的DC增益所定义的相对较小的范围内。例如，如果放大器180具有60dB的DC增益并且输出节点0、0’之间的电压差为IV，则节点B、B’之间的电压差被维持在Imv附近，如下文进一步描述的。
[0057]例如，假定DAC 100响应于DAC的输入处的变化而导引更多电流至节点B。这使得节点B处的电压增大。因为放大器180的输入端具有相对较高的阻抗，所以使得注入节点B的额外电流流过晶体管182，从而使得输出节点O处的电压增大。放大器180被适配成降低PMOS晶体管182的栅极电压以使得PMOS晶体管182的源极电压维持相对恒定。通过使晶体管182的源极电压维持相对恒定，节点B、B’之间的电压差被维持在由放大器180的DC增益所定义的非常窄的范围之内。节点B、B’的阻抗与节点0、O’的阻抗之比同样由放大器180的增益来定义。尽管图3的阻抗衰减器190被示为包括完全差分放大器180，但将理解，在其他实施例中，阻抗衰减器190可替代地包括一对单端放大器，如在美国专利N0.8169353 中所示。
[0058]图4是根据本发明的另一示例性实施例的被适配成具有低毛刺噪声的电流导引DAC 200的简化框图。DAC 200是被示为部分地包括并行连接以形成DAC 200的6个MSB的63个类似级IlOj (仅示出级110之一)的14位DAC。DAC 200还包括形成DAC 200的4个中间位(MID)的4个级210^220^220^2204 (替换地且笼统地被称为级210)。DAC 200还包括形成DAC的4个LSB的4个级12(^、1202、1203、1204(替换地且笼统地被称为级120或120J。尽管未示出，但要理解，DAC 200还包括与图2所示的解码器类似的解码器。DAC200还包括阻抗衰减器190。尽管DAC 200被示为是14位DAC，但将理解，根据本发明的低毛