可以用于将M个校正或时序调整信号522提供到CS-DAC 510。
[0107] 对于控制器517中的多个TCALDAC 602和/或612 (其中每一 TCALDAC可以提供 M个控制信号522)，可能存在（例如）X*M个输出或各自用于XCS-DAC 510的阵列的M个控 制信号522的X个集合。为清楚起见，不重复如先前描述的关于纠正系统500的其它细节。
[0108] 为了更加全面理解CS-DAC 510的杂散性能的特征化，提供图17-1到17-4的示例 性信号时序图。同时参考图10到12进一步描述图17-1到17-4。图17-1到17-4对应地 与差动模拟输出503、差分放大器输出505、混合器输出508以及低通滤波器输出509相对 应。
[0109] 纠正系统500使用外差过程来将所关注的杂散音向下转换到DC以用于测量。在 此实施例中，差动CS-DAC 510,其中指纹杂散1102可以与基频的第三谐波（即3扑_ 1030) 相关联。对于单端CS-DAC 510,此类指纹杂散1102将在基频的第二谐波（2*Ρ_ 1020)处； 然而，以下描述尽管就差动输出而言也类似地适用于单端输出。其它杂散音可以存在于信 号转换器的输出频谱中，但上文所详述的那些杂散音往往具有大部分能量，且因此可以在 测量中提供较大的动态范围，如下文另外详细描述。
[0110] CS-DAC 510可以所关注的频率（即基频Fciut 1010)操作，以具有在此类频率处的 主要或信号音1005。依此，存在频谱区域，其中可能显现时序误差，其中一些时序误差在本 底噪声1601之上且其它时序误差在本底噪声之下，且因此可以针对此类基频F ciut 1010合 成信号音1005。
[0111] 由于CS-DAC 510中的非理想性，可能连同信号音1005 -起产生在3扑_1030处 的杂散。经耦合以接收差动模拟输出503的带通滤波器（"BPF"）511可以用于抑制除所 关注的音调外的此类基音和杂散音，即大体上在3*匕# 1030处的杂散1102。用以提供BPF 511的BPF包络线1602的通带参数由于混合器-低通滤波器（"LPF"）组合的频率选择性 可以是相对较宽松的。BPF 511的衰减参数可以对纠正系统500的基音和杂散提供比本底 噪声1601限制更好的抑制。任选地，以纠正系统500的基频为中心的陷波滤波器可以用于 提供与BPF 511相同的作用。
[0112] 增益级，即放大器512,可以在BPF 511之后使用，因为杂散1102幅度可能相对于 主要音1005的幅度衰减。不变地，放大器512可以放大在BPF 511的通带内的一些噪声产 物，如大体上在图17-2中指示。任选地，在另一实施例中，有源滤波器1210可以用于涵盖 放大器512和BPF 511两者。
[0113] 此类经放大杂散1102随后可以应用到混合器513。本地振荡器514频率可以专门 设定成杂散频率，在此实例中即1030,因为此频率可以先验地知道。混合器513可以 产生在杂散1102和本地振荡器514的和和/或差频率处的音调以用于产生外差效果。
[0114] 因此，混合器输出508的频率可以接近OHz (即DC 1600)和6扑_ 1660。换句话 说，差值可以导致杂散1102向下转换成DC 1600,且和可以导致杂散1102向上转换成6扑_ 1660。任选地，高阶LPF 515可以用于去除每一和分量。高阶LPF 515可以用于产生此类 过滤操作的低截止频率。此低截止频率可以用以使在BPF 511的通带内被放大且随后向下 转换的噪声分量衰减。依此，制造高极LPF515比制造具有等效通带的高Q BPF 511要容易 得多；然而，可以使用任一实施例。
[0115] 在LPF 515的滤波器输出509处的所得信噪比由于强杂散幅度与较小未过滤噪声 带宽的比的缘故可能是相当高的。依此，对于待稳定的LPF 515的输出，可以采用等待持续 时间，其中此类持续时间等效于大致至少六个LPF滤波器时间常数。此持续时间可以用于 有效地设定校正程序可以更新的速率。
[0116] LPF 515或如下文另外详细描述的代替LPF 515使用的有源积分器的滤波器输出 509可以基本上是与原始杂散1102幅度相关的BPF包络线1602的正频率部分1604,其中 考虑到系统增益。依此，具有比LPF 515的滤波器输出509更好的信噪比性能的低速模数 转换器（"ADC"）可以用于供应提供到控制器517的采样幅度的数字表示。换句话说，将纠 正系统500和滤波器输出509提供到检测器516以提供检测器输出521，且检测器输出521 可以是宽度D的数字信号。任选地，控制器517的算法状态机523可以有效地提供模拟控 制环路。在实施例中，系统层面优化可以通过针对目标信噪比用BPF 511的通带参数换取 LPF 515中的积分时间来执行。
[0117] BPF 511可以在混合器513的上游以便去除在基频1010处的主要音1005,由此基 频1010与所关注的杂散（例如杂散1102)谐波相关。任选地，所关注的非谐波相关的杂散 可以利用拒绝基频的BPF准入。如果此类基频未去除，那么此类主要音1005相对于此类杂 散（例如杂散1102)的幅度可能使放大器512饱和。即使放大器512并未通过此类比饱和， 但例如杂散1102等也可以放大到与主要音1005相当的水平，且因此混合器输出508可能 包含除与此类杂散相关的所希望的分量之外的来自此类基频的DC贡献。
[0118] 检测器输出521可以与杂散1102的幅度相关。通过杂散1102的幅度来表征的时 序误差可以通过如先前描述的背栅偏置和/或驱动摆幅的调整来改进。依此，TCALDAC 612 和/或602可以提供为控制器517的部分。此类TCALDAC可以具有分辨率参数，以及预期 操作范围，以便影响在时间瞬间中的所希望的改变，如先前所描述。
[0119] 概括地说，电流舵单元之间的时序差异可以是近似皮秒。背栅偏置可以具有时序 灵敏度，其可以取决于实施例而改变；然而，为清楚起见，可以假设所述时序灵敏度为大致 25ps/V。依此，适中分辨率的DAC(即具有5位或更多位）和大致0. 5V的全面的输出电压 在应用到TCALDAC 612时可能能够比大致0. 5ps每代码增加更好地影响时序变化。对于更 高分辨率的转换器和/或更加受限的全面范围，纠正准确性可以增加。经由TCALDAC 602 的摆幅调整可以实现大致50ps/V的灵敏度。对于适中分辨率的转换器，可以获得与背栅偏 置相当的时序变化。可以使用具有驱动与主要拖尾电流装置并联的电流吸收器的电压输出 的TCALDAC 602。任选地，可以使用在电流吸收器配置中的TCALDAC 602。上述值仅是示例 性的，且可以使用这些和/或其它值，因为所述值在应用之间改变。
[0120] 如先前描述，可以使用可以用控制器517实例化的算法，其中此类算法可以更加 容易地帮助FPGA中的实施方案。如下文另外详细描述，算法可行性是就执行时间而言描 述。
[0121] 应该记住，强力方法可能是用于估计目的的最悲观或保守的方法，且因此对于较 不保守的方法，测试时间可以缩短。此外，对于T位TCALDAC，通过2~T个可能代码的强力 迭代可能是高度非最优的，因为仅此类代码的较小集合可能是重要的。因此，另一搜索方法 将是分半或对分搜索。另外，应该记住，强力测试方法不利用架构考虑来减少电流舵单元的 量，所述量可能大大得益于时序校正。例如，在12b二进制加权架构中，仅6个最高有效位 可能对频谱性能施加主要影响且因此可以大大得益于时序校正。单独纠正这些位的时序可 以具有显著的性能改进且将测试时间减少大致3毫秒或更高数量级的毫秒到数百毫秒。使 用更加智能的算法（例如最陡下降或遗传算法）可以进一步减少测试时间。对于其它架 构，例如具有大得多的数目的开关的分段式或单位CS-DAC，此类开关可以成组校正，因为单 位单元非常接近于彼此，同时仅遭受较小的随机时序差值。那些在空间上分开的开关可能 受到系统影响，且因此将在空间上接近的开关分组可以产生校正效率。取决于实施方案，对 于不同的开关序列，可以产生等效F ciut音调。针对相同F _但不同开关序列的结果的差动分 析可以有助于识别在纠正系统500的误差过程中哪些开关是主要的。依此，CS-DAC 510可 以经配置以具有冗余开关，以便能够除去对误差条件施加主要影响的一个或多个开关。总 的来说，大体上，所实施的架构的知识和所实施的架构可以用于大大减少测试时间而不对 总性能产生较大影响。所计算的测试时间对于性能封装测试或已知高良率裸片（"KGD"） 方法可能是合理的。
[0122] 概括的说，DAC的性能通过校正与一个或多个开关事件相关联的时序误差来增强。 尽管以上描述是就FPGA而言，但ASIC或具有在印刷电路板（"PCB"）（其具有由数字信号 处理器、FPGA或微控制器提供的控制器517或数据转换器和取决于且包含滤波器515的信 号调节电路）上实施为分立部件的其它组件的分立DAC可以在模拟结构上实施为单独的裸 片以作为含或不含插入件裸片配置的堆叠裸片的部分。检测器可以是在控制算法在其中运 行的FPGA数字结构上实施的XADC。TCALDAC可以在模拟结构上实施。如本文中所描述的 模拟处理块可以取决于电路环境。例如，混合器可以在PCB上实施为用于IC模拟结构裸片 实施方案的吉尔伯特单元混合器或实施为无源二极管环状混合器。
[0123] 此外，纠正系统500可以实施为片上内置自测试（"BIST"）电路，其中此类资源可 以是专用的或在校正之后返回到可用资源库。依此，耦合到一个或多个DAC 510的寄存器 或其它存储装置可以用于存储校正的结果以用于控制一个或多个DAC 510的开关实例。依 此，FPGA 100的可编程资源或其它可编程资源可以用于控制TCALDAC以用于控制DAC 510。
[0124] 本地振荡器514可以实施为DAC，例如如下文所描述。为清楚起见，作为实例而非 限制，假设CS-DAC 510的两个阵列提供在DAC裸片上。此外，为清楚起见，作为实例而非限 制，假设在每一阵列内存在皆共享同一采样全局采样时钟的多个I-Q DAC对。在I-Q对中 的一个DAC 510可以用于合成3*?_本地振荡器信号，而此对中的另一个DAC 510经历时 序纠正。因此用于本地振荡器514的DAC 510的谐波可以实际上在经受时序校正的DAC的 9扑_处，且将可能不落入混合器513的带宽内。此方法的优点是在此阵列内在某一对中的 I-Q DAC 510可以本质上锁相到彼此，因为它们使用相同的采样时钟。
[0125] 将DAC 510用作本地振荡器514可以节约硅面积且可以促进同时校正多个DAC 510。将DAC 510用作本地振荡器514还可以促进使用任意待产生的音调频率来允许在转 换器的操作范围内在任何所希望的频率处进行测试。例如，测试中的DAC 510可以使其输 出频谱经扫描用于最大杂散音，且如果未在指纹位置处找到此音调，那么可以获得（例如） 关于规范服从故障的推断。任选地，本文中所描述的技术可以应用到最大杂散以最小化其 幅度。对于任何配置，DAC振荡器514的频率选择性可以与检测方案组合以扫描测试中的 DAC 510的输出频谱以特征化此类输出预校正和后校正。与仅在与杂散音相关联的频率处 纠正相反，这可以用于确保贯穿DAC 510输出频谱的经校正纠正的误差。对于具有经扫描 输出频谱的实施例，BPF 511可以是可调的，或任选地，使用两个或两个以上级联混合器级 (例如包含对应的混合器513)的超外差可以用于提供超外差模式以用于产生中间和基带 向下转换的频率分量。出于清晰性目的，并未再详细描述此经扫描输出频谱实施例，因为所 述实施例直接服从标准通信理论和本文中的前述描述。
[0126]