一种物理不可克隆芯片电路的制作方法
【专利说明】一种物理不可克隆芯片电路
[技术领域]
[0001] 本发明涉及信息安全领域，尤其涉及一种物理不可克隆芯片电路。
[【背景技术】]
[0002] 物理不可克隆函数（Physical Unclonable Function，PUF)是一个依据物理实体 在实现时所引入的本征微小差异所构造的函数。这个函数因实体的本征物理差异而变，可 以实现在不同实体上施加同一输入却给出不同输出的功能。因此，这个函数可以被用来实 现电路芯片签名技术。此外，PUF电路还可以被用于公共密钥加密系统的密钥生成、智能卡 密钥识别系统、射频识别系统（Radio Frequency Identification，RFID)和相关知识产权 保护等。同时，按照集成电路实现的方式来分类，它又可以分为纯数字物理不可克隆芯片 (数字PUF芯片）以及数模混合物理不可克隆芯片（数模混合PUF芯片）。
[0003] 数字物理不可克隆芯片的实现方式有很多，申请号为CN201310144334. 1的发明 提出的核心电路是一组环形振荡器。由于工艺变化，每个振荡器的特征频率稍有不同；用多 路选择器选择两个特定的环形振荡器进行比较，根据哪个频率高得出0或1。通过多次选择 两个环形振荡器来比较，就可以获得一串二进制信号。
[0004] 申请号为CN201410488326. 3的发明所提出的核心电路是两路可由控制信号配置 的阈值偏差延迟电路。由于制造上的误差，在同样的控制信号配置下，两路延时电路的延时 不一样，再将延时进行比较得出〇或1。通过多次改变控制信号，就可以获得一串二进制信 号。
[0005] 相对数字物理不可克隆芯片而言，数模混合物理不可克隆芯片具有误码率比较 低，芯片紧凑，面积小的优点，功耗低等优点。因而，数模混合物理不可克隆芯片在物联网、 大数据应用、智能设备及可穿戴设备等领域拥有大规模应用的潜力；并且，在过去的数年 中，也得到了大量的研究。
[0006] Lofstrom等人最先进行混合信号PUF的研究，他的核心电路是一个可以寻址的 MOSFET阵列，依次寻址MOSFET阵列，就可以读出一串与MOSFET的阈值电压的失配有关的模 拟信号。然后再通过比较器将这串模拟信号转换为二进制信号（见文献[1])。
[0007] Stanzione等人进一步发展混合信号PUF，他将核心电路改为反相器阵列，并允许 乱序寻址该阵列，通过寻址反相器阵列，读到的反相器输出也是与MOSFET的阈值电压失配 有关的模拟信号。然后再通过信号处理技术将这样的一串模拟信号转换为二进制信号（见 文献[2])。
[0008] 在文献[1]中，作者借助MOSFET阵列负载电阻来实现将阈值电压转换为输出电 压。这种做法不但导致了芯片面积较大（芯片上的电阻占据了很大的面积），而且使得阵列 的整体功耗主要取决于电阻的大小。根据文献[1]所提出的阵列电路结构，可以推算出该 阵列的功耗为P amy= Vdd · I d= Vdd · [(Vdd-VciiamyVRwJ。由此可见，阵列的功耗与负载 电阻成反比；要想实现低功耗，就需要较大的电阻，这也意味着要增大芯片面积。
[0009] 为了更好地实现低功耗，文献[2]的做法是降低反相器阵列的工作电压，使其工 作于亚阈值区域。这样所付出的代价就是需要额外设计一个从Vdd到Vdd, array的超低功 耗DC-DC转换器；然后，与标准数字逻辑对接时，也要做电平位移。所以这种做法能一定程 度降低功耗，但其实现还是需要不小的面积开销。
[0010] 文献[1-3]公开的数模混合PUF芯片普遍存在面积比较大、功耗比较高的缺点 (功耗分别为：250 μ W、38 μ W、108 μ W)。并且有些芯片不同模块的电源电压还不一致，需要 额外的DC-DC转换器。这些缺点都在一定程度上限制了 PUF芯片在物联网的无源标签等场 景的应用。
[
【发明内容】
]
[0011] 本发明要解决的技术问题是提供一种面积比较小、功耗比较低、应用范围广的物 理不可克隆芯片电路。
[0012] 为了解决上述技术问题，本发明采用的技术方案是，一种物理不可克隆芯片电路， 包括M行N列工作于亚阈值区域的MOSFET阵列和自动校零比较器，MOSFET阵列与所述的 自动校零比较器相连，MOSFET阵列包括以PMOS为负载的M行N列NMOS ;物理不可克隆芯 片电路的输入信号经译码后选中对应的NMOS导通，选中的NMOS和对应行中的负载PMOS组 成单极CMOS放大器，MOSFET阵列的输出端依次输出电压值各不相同的电压；自动校零比较 器不断地将MOSFET阵列输出的前一个电压与后一个电压进行比较，在陆续比较的过程中， 自动校零比较器的输出端输出物理不可克隆芯片电路的应答信号。
[0013] 以上所述的物理不可克隆芯片电路，MOSFET阵列中M条行电路并接，行电路包括 行地址线、N根列地址线、第一 PM0S、第二PMOS、N个NMOS和第二NMOS ;行地址线中串有行 开关，列地址线中串有列开关；NMOS分别串联在列地址线中，列地址线的一端接行地址线， 另一端接地；第一 PMOS和第二PMOS的源极接电源，第二PMOS的漏极接行地址线的一端，行 地址线的另一端接MOSFET阵列的输出端；第一 PMOS的漏极接第二NMOS的漏极，第二NMOS 的源极接地；全部NMOS的栅极和第二NMOS的栅极相连，并连接第一 PMOS的漏极；第一 PMOS 的栅极和第二PMOS的栅极接同一控制电压，为第一 PMOS和第二PMOS提供静态工作点。以 上所述的物理不可克隆芯片电路，自动校零比较器包括第一限流反相器、第二限流反相器、 电容和电子开关，电容的第一端接MOSFET阵列的输出端，第二端接第一限流反相器；第一 限流反相器的输出端接第二限流反相器的输入端，第二限流反相器的输出端为物理不可克 隆芯片电路的输出端，电子开关跨接在第一限流反相器的输入端与输出端之间。
[0014] 以上所述的物理不可克隆芯片电路，MOSFET阵列第i次的输出的信号为VJt，电 子开关闭合，第一限流反相器输入端的电压为V x;M0SFET阵列第i+Ι次的输出的信号为V i+1 时，电子开关断开，第一限流反相器输入端的电压为V1+1-VVX;如果V 1+1-vvx高电平，则经 过两个限流反相器后，输出为高电平；如果Vw-VJV xS低电平，则经过两个限流反相器后， 输出为低电平。
[0015] 以上所述的物理不可克隆芯片电路，限流反相器包括第三NM0S、第四NMOS和第五 NM0S，第三PM0S、第四PMOS和第五PM0S，第三PMOS和第五PMOS的源极接电源，第三NMOS 和第五NMOS的源极接地；第三PMOS的漏极接第四PMOS的源极，第四NMOS的源极接第三 NMOS的漏极；第五PMOS的漏极接第五NMOS的漏极，第五PMOS的栅极接第五PMOS的漏极； 第四PMOS的栅极和第四NMOS的栅极连接在一起作为限流反相器的输入端，第四PMOS的漏 极接第四NMOS的漏极作为限流反相器的输出端；第五NMOS的栅极作为限流反相器控制电 压的输入端。
[0016] 本发明物理不可克隆芯片电路的优点在于：
[0017] 首先，本发明PUF结构的阵列单元电路由一个PMOS和N个分别串联在列地址线中 的NMOS里某个被选中的NMOS组成的单级放大器构成，减小了芯片所占的面积，并且因为阵 列中的NMOS管均工作在亚阈值区，同时实现了低功耗的特性。因为低功耗、面积小的特点 使此PUF结构得以拥有更加宽广的应用范围。
[【附图说明】]
[0018] 下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0019] 图1是本发明实施例物理不可克隆芯片电路的原理图