数据处理装置能够进行由数据块的序列构成的串行数据的处理，所述数据块由包含时钟的多个位构成。
[0059]此外，在上述实施例中，对用一个系统导入时钟位AD和偶数位数的位B2、B4、B6、B8的数据序列并且用另一个系统导入奇数位数的位B1、B3、B5、B7、B9并对它们并行地进行串并变换的例子进行了说明，但是，用各系统导入的数据的选择的方法并不限于此。
[0060]总之，本发明的数据处理装置受理由包含时钟位的N位(N ；2以上的自然数)的串行数据块的序列构成的串行数据，第一导入部从串行数据块的每一个导入K位(K〈N ;自然数)的数据，第二导入部从串行数据块的每一个导入L位(L=N-K)的数据。第一串并变换部对K位的导入数据和L位的导入数据之中的包含时钟位AD的一方的数据进行串并变换，第二串并变换部对不包含时钟位AD的一方的数据进行串并变换。合成部对它们进行合成来生成并行数据。
[0061]附图标记的说明
10、30、50数据处理装置
11、31、51接收器
12、32、52PLL 电路
13、33、53第一导入部
14、34、54第二导入部 55第三导入部
15、56第一锁存器部
16、57第二锁存器部 58第三锁存器部
17、35、59时钟锁定判定部 18,36,60时钟判定部
19、37、61选择器
20、38、62第一串并变换部
21、39、63第二串并变换部 64第三串并变换部
22、40、65合成部。
【主权项】
1.一种数据处理装置，其特征在于，具备: 输入部，受理由包含时钟位的N位的串行数据块的序列构成的串行数据，其中，N为2以上的自然数； 第一导入部，从所述串行数据块的每一个导入K位的数据，得到其来作为第一导入数据，其中，K〈N并且为自然数； 第二导入部，从所述串行数据块的每一个导入L位的数据，得到其来作为第二导入数据，其中，L=N-K; 时钟判定部，判定在所述第一导入数据和所述第二导入数据的哪一个中包含所述时钟位； 第一串并变换部，基于所述时钟判定部的判定结果，对所述第一导入数据和所述第二导入数据之中的包含所述时钟位的一方进行串并变换来得到第一并行数据； 第二串并变换部，基于所述时钟判定部的判定结果，对所述第一导入数据和所述第二导入数据之中的不包含所述时钟位的一方进行串并变换来得到第二并行数据；以及合成部，将所述第一并行数据与所述第二并行数据合成，输出N位的并行数据。2.根据权利要求1所述的数据处理装置，其特征在于， 还具备:时钟信号生成部，所述时钟信号生成部基于所述串行数据来生成相位彼此不同的第一时钟信号和第二时钟信号， 所述第一导入部基于所述第一时钟信号从所述串行数据块的每一个导入所述K位的数据， 所述第二导入部基于所述第二时钟信号从所述串行数据块的每一个导入所述L位的数据。3.根据权利要求1或2所述的数据处理装置，其特征在于，所述第一导入部和所述第二导入部从所述串行数据块的每一个按照每1位交替地导入数据。4.根据权利要求1至3的任一项所述的数据处理装置，其特征在于，还具备: 第一锁存器部，从所述串行数据块的每一个锁存所述K位的数据，将其作为第一锁存数据供给到所述时钟判定部中；以及 第二锁存器部，从所述串行数据块的每一个锁存所述L位的数据，将其作为第二锁存数据供给到所述时钟判定部中， 所述时钟判定部基于所述第一锁存数据和所述第二锁存数据来判定在所述第一导入数据或所述第二导入数据的哪一个中包含所述时钟位。5.根据权利要求1至4的任一项所述的数据处理装置，其特征在于，所述合成部将从所述第一并行数据除去所述时钟位后的数据与所述第二并行数据合成，得到所述N位的并行数据。6.一种数据处理方法，其特征在于，具备: 输入受理步骤，受理由包含时钟位的N位的串行数据块的序列构成的串行数据，其中，N为2以上的自然数； 第一导入步骤，从所述串行数据块的每一个导入K位的数据，得到其来作为第一导入数据，其中，K〈N并且为自然数； 第二导入步骤，从所述串行数据块的每一个导入L位的数据，得到其来作为第二导入数据，其中，L=N - K ； 时钟判定步骤，判定在所述第一导入数据和所述第二导入数据的哪一个中包含所述时钟位； 第一串并变换步骤，基于所述时钟判定步骤的判定结果，对所述第一导入数据和所述第二导入数据之中的包含所述时钟位的一方进行串并变换来得到第一并行数据； 第二串并变换步骤，基于所述时钟判定步骤的判定结果，对所述第一导入数据和所述第二导入数据之中的不包含所述时钟位的一方进行串并变换来得到第二并行数据；以及合成步骤，将所述第一并行数据与所述第二并行数据合成，输出N位的并行数据。7.根据权利要求6所述的数据处理方法，其特征在于， 还具备:时钟信号生成步骤，在时钟信号生成步骤中，基于所述串行数据来生成相位彼此不同的第一时钟信号和第二时钟信号， 在所述第一导入步骤中，基于所述第一时钟信号从所述串行数据块的每一个导入所述K位的数据， 在所述第二导入步骤中，基于所述第二时钟信号从所述串行数据块的每一个导入所述L位的数据。8.根据权利要求6或7所述的数据处理方法，其特征在于，在所述第一导入步骤和所述第二导入步骤中，从所述串行数据块的每一个按照每1位交替地导入数据。9.根据权利要求6至8的任一项所述的数据处理方法，其特征在于，还具备: 第一锁存步骤，从所述串行数据锁存所述K位的数据，得到其来作为第一锁存数据；以及 第二锁存步骤，从所述串行数据锁存所述L位的数据，得到其来作为第二锁存数据， 在所述时钟判定步骤中，基于所述第一锁存数据和所述第二锁存数据来判定在所述第一导入数据或所述第二导入数据的哪一个中包含所述时钟位。10.根据权利要求6至9的任一项所述的数据处理方法，其特征在于，在所述合成步骤中，将从所述第一并行数据除去所述时钟位后的数据与所述第二并行数据合成。11.一种数据处理装置，其特征在于，具备: 输入部，受理由包含时钟位的多个位的串行数据块的序列构成的串行数据； 多个导入部，从所述串行数据块的每一个按照每1位交替地导入数据，得到其来作为导入数据； 时钟判定部，判定在多个所述导入数据之中的哪一个中包含所述时钟位； 第一串并变换部，基于所述时钟判定部的判定结果，对多个所述导入数据之中的包含所述时钟位的导入数据进行串并变换来得到第一并行数据； 多个第二串并变换部组，基于所述时钟判定部的判定结果，对多个所述导入数据之中的不包含所述时钟位的导入数据进行串并变换来得到第二并行数据；以及 合成部，将所述第一并行数据与多个所述第二并行数据合成，输出并行数据。12.根据权利要求11所述的数据处理装置，其特征在于， 还具备:时钟信号生成部，所述时钟信号生成部基于所述串行数据来生成相位彼此不同的多个时钟信号， 所述多个导入部分别基于所述多个时钟信号的任一个来导入所述数据。13.根据权利要求11或12所述的数据处理装置，其特征在于， 还具备多个数据锁存器部，所述多个数据锁存器部从所述串行数据块的每一个锁存与所述多个导入部导入的数据对应的数据来得到分别不同的锁存数据， 所述时钟判定部基于多个所述锁存数据来判定在多个所述导入数据的哪一个中包含所述时钟位。14.根据权利要求11至13的任一项所述的数据处理装置，其特征在于，所述合成部将从所述第一并行数据除去所述时钟位后的数据与多个所述第二并行数据合成。
【专利摘要】本发明涉及数据处理装置。提供能够抑制时钟嵌入方式的数据处理中的时滞的发生的数据处理装置。当接收到由包含时钟位的多个位的串行数据块的序列构成的串行数据时，第一导入部和第二导入部按照每1位交替地导入数据。时钟判定部判定在哪一个数据中包含时钟。第一串并变换部进行包含时钟的数据的串并变换，第二串并变换部进行不包含时钟的数据的串并变换。合成部将第一串并变换部变换的数据与第二串并变换部变换的数据合成并输出。
【IPC分类】H03M9/00
【公开号】CN105406874
【申请号】CN201510564972
【发明人】一仓宏嘉, 原山国广, 长谷川秀明
【申请人】拉碧斯半导体株式会社
【公开日】2016年3月16日
【申请日】2015年9月8日
【公告号】US20160072522