相互参照相关说明。
[0082] 图1是本发明一实施例说明一种时钟数据回复装置的电路方块示意图。图1 所示时钟数据回复装置100包括一电压控制延迟线（VoltageControlDelayLine,简 称VCDL)110、一频率检测器（FrequencyDetector) 120、一或多个相位检测器（Phase Detector) 130以及一控制电压产生电路140。电压控制延迟线110可以依据参考时钟信号 CKref与控制电压产生电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟 信号（例如图1所示〇((1)、0((2)、0((3)、一、0(沏与0^13)。时钟信号的数量~可以视 实际设计需求来决定。本实施例所示电压控制延迟线110可以任何方式实施之。举例来说， 在一些实施例中，电压控制延迟线110可以是包含相互串接的多个延迟胞（delaycell)的 现有电压控制延迟线电路。现有电压控制延迟线电路为公知技术，故在此不予赘述。这些 延迟胞所组成的延迟胞串可以接收参考时钟信号CKref，以及延迟参考时钟信号CKref而 获得时钟信号CK⑴~CK(N)与反馈时钟信号CKfb。每一个延迟胞的延迟时间受控于控制 电压Vctrl。因此，电压控制延迟线110可以依据控制电压Vctrl来调整时钟信号CK(1)~ CK(N)与反馈时钟信号CKfb之间的相位关系。
[0083] 举例来说，图2是本发明一实施例说明图1所示电压控制延迟线的信号时序示意 图。电压控制延迟线110内的延迟胞串可以接收参考时钟信号CKref，以及逐级延迟并传递 参考时钟信号CKref而获得时钟信号CK(1)~CK(N)与反馈时钟信号CKfb，如图2所示。 其中，这些时钟信号CK(1)~CK(N)与反馈时钟信号CKfb之间的相位差（延迟时间）受控 于控制电压Vctrl。
[0084] 请参照图1，频率检测器120接收参考时钟信号CKref与电压控制延迟线110所产 生时钟信号中的反馈时钟信号CKfb。频率检测器120可以检测参考时钟信号CKref与反馈 时钟信号CKfb二者的频率相对关系（例如频率误差）而对应输出检测结果121给控制电 压产生电路140。本实施例所示频率检测器120可以任何方式实施之。举例来说，在一些 实施例中，频率检测器120可以是现有频率检测电路或是其他类型的频率检测电路。现有 频率检测电路为公知技术，故在此不予赘述。控制电压产生电路140可以根据频率检测器 120的检测结果121而对应地产生/调整控制电压Vctrl。因此，控制电压产生电路140可 以调整/控制电压控制延迟线110所产生时钟信号的频率，使这些时钟信号CK(1)~CK(N) 与反馈时钟信号CKfb的频率与参考时钟信号CKref的频率趋于一致。
[0085] 所述一或多个相位检测器130当中每一者各自包括一第一输入端与一或多个第 二输入端。相位检测器130可以检测该第一输入端所接收的第一输入信号与该一或多个第 二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系，而个别地产生检测结 果131。在不同的应用范例中，所述第一输入信号与第二输入信号可以是数据信号D2或是 电压控制延迟线110所产生时钟信号。举例来说，数据信号D2或时钟信号CK(1)~CK(N) 当中之一者（时钟信号CK(i))可以作为第一输入信号而被传送至相位检测器130的第一 输入端；以及电压控制延迟线110所产生时钟信号当中之一或多者（例如时钟信号CK(j)) 可以作为该一或多个第二输入信号。关于所述一或多个相位检测器130,其将于稍后利用多 个不同实施范例详加说明。
[0086] 控制电压产生电路140耦接至频率检测器120的输出端、该一或多个相位检测器 130的输出端与电压控制延迟线110的控制端之间。控制电压产生电路140可以根据该一 或多个相位检测器130所输出的检测结果131而对应产生控制电压Vctrl。控制电压产生 电路140可以以任何方式实现。举例来说，控制电压产生电路140的实施细节可以参照图 3、图5、图9、图10、图11、图12或图13的相关说明（容后详述）。
[0087] 基于上述，除了检测参考时钟信号CKref与反馈时钟信号CKfb二者之间的频率相 位关系之外，时钟数据回复装置100的控制电压产生电路140还可以利用电压控制延迟线 110所输出不同相位的多个时钟信号来增加检测/校正次数，和/或是利用数据信号D2与 电压控制延迟线110所输出不同相位的多个时钟信号之间的相位关系来增加检测/校正次 数。因此，时钟数据回复装置100可以提升对噪声的抵抗能力。
[0088] 图3是本发明另一实施例说明一种时钟数据回复装置的电路方块示意图。图3所 示时钟数据回复装置包括一电压控制延迟线310、一频率检测器120、一或多个相位检测器 130以及一控制电压产生电路140。图3所示时钟数据回复装置、电压控制延迟线310、频率 检测器120、相位检测器130以及控制电压产生电路140可以参照图1所示时钟数据回复装 置100、电压控制延迟线110、频率检测器120、相位检测器130以及控制电压产生电路140 的相关说明而类推。
[0089] 请参照图3,电压控制延迟线310可以依据参考时钟信号CKref与控制电压产生 电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号（例如图3所示 CK(1)、CK(2)、CK(3)、…、CK(N)、CK(N+l)、CK(N+2)、CK(N+3)、…、CK(N+N)与反馈时钟信 号CKfb)。本实施例所示电压控制延迟线310可以任何方式实施之。举例来说，在一些实 施例中，电压控制延迟线310可能包含延迟胞串。延迟胞串可以接收参考时钟信号CKref， 以及延迟参考时钟信号CKref而获得时钟信号CK(1)~CK(N)、反馈时钟信号CKfb与时钟 信号CK(N+1)~CK(N+N)。延迟胞串中的每一个延迟胞的延迟时间受控于控制电压Vctrl。 因此，电压控制延迟线310可以依据控制电压Vctrl来调整时钟信号CK(1)~CK(N)、反馈 时钟信号CKfb与时钟信号CK(N+1)~CK(N+N)之间的相位关系。
[0090] 举例来说，图4是本发明另一实施例说明图3所示电压控制延迟线的信号时序示 意图。电压控制延迟线310内的延迟胞串可以接收参考时钟信号CKref，以及逐级传递并 延迟参考时钟信号CKref而获得时钟信号CK(1)~CK(N)、反馈时钟信号CKfb与时钟信号 CK(N+1)~CK(N+N)，如图4所示。其中，这些时钟信号CK(1)~CK(N)、反馈时钟信号CKfb 与时钟信号CK(N+1)~CK(N+N)之间的相位差（延迟时间）受控于控制电压Vctrl。
[0091] 图3所示相位检测器130包括一或多个时钟对时钟相位检测器。举例来说，相位 检测器130可能包括时钟对时钟相位检测器132_1、132_2、…、132_N。时钟对时钟相位检 测器132_1~132_N当中每一者可以接收并检测这些时钟信号CK(1)~CK(N)、反馈时钟 信号CKfb与时钟信号CK(N+1)~CK(N+N)中的两对应的时钟信号之间的相位关系，而对应 地输出检测结果给控制电压产生电路140。控制电压产生电路140至少根据时钟对时钟相 位检测器132_1~132_N所输出的所述检测结果而产生控制电压Vctrl给电压控制延迟线 310。
[0092] 电压控制延迟线310依据控制电压Vctrl调整时钟信号CK(1)~CK(N)、反馈时 钟信号CKfb与时钟信号CK(N+1)~CK(N+N)之间的相位关系，以使时钟对时钟相位检测 器132_1~132_N每一者的第一输入信号的相位与第二输入信号的相位相差360度。举例 来说，电压控制延迟线310可以使时钟对时钟相位检测器132_1所接收之时钟信号CK(1) (第一输入信号）的相位与时钟信号CK(N+1)(第二输入信号）的相位相差360度，以及使 时钟对时钟相位检测器132_2所接收之时钟信号CK(2)(第一输入信号）的相位与时钟信 号CK(N+2)(第二输入信号）的相位相差360度。以此类推，电压控制延迟线310可以使时 钟对时钟相位检测器132_N所接收的时钟信号CK(N)(第一输入信号）的相位与时钟信号 CK(N+N)(第二输入信号）的相位相差360度。
[0093] 图3所示控制电压产生电路140包括一或多个电荷泵（chargepump)以及一回路 滤波器（LoopFilter) 146。举例来说，控制电压产生电路140可能包括电荷泵141、142_1、 142_2、…、142_N。本实施例所示电荷泵141、142_1~142_N可以任何方式实施之。举例 来说，在一些实施例中，电荷泵141、142_1~142_N可以是现有电荷泵电路或是其他类型的 电荷泵电路。现有电荷泵电路为公知技术，故在此不予赘述。电荷泵141的输入端耦接至 频率检测器120的输出端以接收检测结果121。电荷泵142_1~142_N当中每一者具有一 输入端耦接至时钟对时钟相位检测器132_1~132_N当中一对应的相位检测器的输出端。 举例来说，电荷泵142_1的输入端耦接至时钟对时钟相位检测器132_1的输出端，以接收时 钟对时钟相位检测器132_1的检测结果。电荷泵142_2的输入端耦接至时钟对时钟相位检 测器132_2的输出端，以接收时钟对时钟相位检测器132_2的检测结果。以此类推，电荷泵 142_N的输入端耦接至时钟对时钟相位检测器132_N的输出端，以接收时钟对时钟相位检 测器132_N的检测结果。
[0094] 回路滤波器146的输入端耦接至电荷泵141、142_1~142_N的输出端。回路滤波 器146的输出端输出控制电压Vctrl。本实施例所示回路滤波器146可以任何方式实施之。 举例来说，在一些实施例中，回路滤波器146可以是现有回路滤波电路或是其他类型之回 路滤波电路。现有回路滤波电路为公知技术，故在此不予赘述。频率检测器120依据参考时 钟信号CKref与反馈时钟信号CKfb的频率误差而输出误差信号（检测结果121)。电荷泵 141依据此检测结果121而对回路滤波器146进行充电或放电，进而改变控制电压Vctrl。 时钟对时钟相位检测器132_1~132_~依据其两个输入信号的相位误差而输出相位误差信 号。电荷泵142_1~142_~各自依据此些相位误差信号而对回路滤波器146进行充电或放 电，进而改变控制电压Vctrl。
[0095] 依据不同设计需求，控制电压产生电路140的实施方式不应受限于图3所示。在 其他实施例中，图3所示控制电压产生电路140的实施方式可以参考图10所示控制电压产 生电路140的相关说明（容后详述）而类推。
[0096] 基于上述，除了频率检测器120检测参考时钟信号CKref与反馈时钟信号CKfb二 者之间的频率相位关系之外，时钟对时钟相位检测器132_1~132_N还可以检测电压控制 延迟线110所输出不同相位的多个时钟信号CK(1)~CK(N)与CK(N+1)~CK(N+N)之间的 相位误差。因此，图3所示时钟数据回复装置可以增加检测/校正次数，进而可以提升对噪 声的抵抗能力。
[0097] 图5是本发明再一实施例说明一种时钟数据回复装置的电路方块示意图。图5所 示时钟数据回复装置500包括一电压控制延迟线510、一频率检测器120、一或多个相位检 测器130、一控制电压产生电路140以及一取样电路550。图5所示时钟数据回复装置500、 电压控制延迟线510、频率检测器120、相位检测器130以及控制电压产生电路140可以参 照图1所示时钟数据回复装置100、电压控制延迟线110、频率检测器120、相位检测器130 以及控制电压产生电路140的相关说明而类推。
[0098] 请参照图5,电压控制延迟线510可以依据参考时钟信号CKref与控制电压产生 电路140所产生的控制电压Vctrl而对应产生不同相位的多个时钟信号（例如图5所示 CK(0. 5)、C